一种四阱双向的可控硅结构的快充静电浪涌防护电路制造技术

本发明专利技术涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路，第一深层N阱设置在P型衬底的上方，第一深层N阱的右侧边缘与P型衬底的右侧边缘连接，第一深层N阱的左侧边缘与P型衬底的左侧边缘保留距离；第一N阱、第一P阱、第二N阱、第二P阱依次连接；第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。本发明专利技术通过四阱分布、深层N阱以及特殊的结构设计形成高压触发开启的可控硅结构，实现电路在24V和12V快充环境下具有占用芯片面积小，触发电压可调，抗闩锁能力强以及低寄生电容的优良抗静电放电/抗浪涌防护特性。抗静电放电/抗浪涌防护特性。抗静电放电/抗浪涌防护特性。

【技术实现步骤摘要】
一种四阱双向的可控硅结构的快充静电浪涌防护电路


[0001]本专利技术涉及集成电路的静电放电防护及抗浪涌
，特别涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路。

技术介绍

[0002]电动车的快充要求使用大功率的直流充电电源，半小时可以充满80%的电池容量，但过快的充电速度以及即插即用的优点会对动力电池组的抗静电放电（ESD）和抗浪涌（EOS）能力提出了更高的要求。
[0003]抗静电放电和抗浪涌是造成集成电路产品失效的一个主要因素之一。随着电动产品的更新迭代，快充设备中的控制芯片相较慢充设备来说通常采用更为先进的集成电路制程制造。先进的集成电路制备工艺使得芯片对抗静电放电和抗浪涌的耐受能力下降。在电子产品的实际应用过程中，连接24V以及12V的快充设备的电源和热插拔端口都有可能遭受抗静电放电和抗浪涌的损伤，造成电子系统工作异常，甚至造成充电设备连接端口有组件损坏。因此必须添加额外的抗静电放电/抗浪涌防护电路，防止抗静电放电/抗浪涌事件对电动产品数据的干扰，保证数据传输的准确性。
[0004]常见的抗静电放电/抗浪涌防本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，其特征在于：所述衬底层包括P型衬底（101）、第一深层N阱（102）；所述阱区层包括横向依次排布的第一N阱（103）、第一P阱（104）、第二N阱（105）、第二P阱（106）；所述注入层包括横向依次排布的第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）；所述第一深层N阱（102）设置在P型衬底（101）的上方，且第一深层N阱（102）的上表面与P型衬底（101）的上表面齐平；所述第一深层N阱（102）的右侧边缘与P型衬底（101）的右侧边缘连接，第一深层N阱（102）的左侧边缘与P型衬底（101）的左侧边缘保留距离；所述第一N阱（103）、第一P阱（104）、第二N阱（105）、第二P阱（106）依次连接；所述第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）互不连接且保留距离。2.根据权利要求1所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：所述第一N阱（103）设置在P型衬底（101）上方，且第一N阱（103）的左侧边缘与P型衬底（101）的左侧边缘连接；所述第一P阱（104）横跨设置在P型衬底（101）和第一深层N阱（102）上方，且第一P阱（104）的左侧边缘与第一N阱（103）的右侧边缘连接；所述第二N阱（105）设置在第一深层N阱（102）上方，且第二N阱（105）的左侧边缘与第一P阱（104）的右侧边缘连接；所述第二P阱（106）设置在第一深层N阱（102）上方，且第二P阱（106）的左侧边缘与第二N阱（105）的右侧边缘连接，第二P阱（106）的右侧边缘与第一深层N阱（102）的右侧边缘连接。3.根据权利要求2所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：所述第一N阱（103）的上方从左往右依次设置了第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109），且第二P+注入区（109）横跨设置在第一N阱（103）和第一P阱（104）上方；所述第一N+注入区（107）的左侧边缘与第一N阱（103）的左侧边缘保留距离，第一N+注入区（107）的右侧边缘与第一P+注入区（108）的左侧边缘保留距离，第一P+注入区（108）的右侧边缘与第二P+注入区（109）的左侧边缘保留距离；所述第二N阱（105）的上方设置了第二N+注入区（110），且第二N+注入区（110）横跨设置在第一P阱（104）、第二N阱（105）、第二P阱（106）上方；所述第二N+注入区（110）的左侧边缘与第二P+注入区（109）的右侧边缘保留距离；所述第二P阱（106）的上方从左往右依次设置了第三P+注入区（111）、第三N+注入区（112）；所述第三P+注入区（111）的左侧边缘与第二N+注入区（110）的右侧边缘保留距离，第三P+注入区（111）的右侧边缘与第三N+注入区（112）的左侧边缘保留距离，第三N+注入区（112）的右侧边缘与第二P阱（106）的右侧边缘保留距离。4.根据权利要求1所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：还包括第三N阱（113）；所述第一N阱（103）设置在P型衬底（101）上方，且第一N阱（103）的左侧边缘与P型衬底（101）的左侧边缘连接；所述第一P阱（104）横跨设置在P型衬底（101）和第一深层N阱（102）上方，且第一P阱（104）的左侧边缘与第一N阱（103）的右侧边缘连接；所述第二N阱（105）设置在第一深层N阱（102）上方，且第二N阱（105）的左侧边缘与第一P阱（104）的右侧边缘连
接；所述第二P阱（106）设置在第一深层N阱（102）上方，且第二P阱（106）的左侧边缘与第二N阱（105）的右侧边缘连接；所述第三N阱（113）设置在第一深层N阱（102）上方，且第三N阱（113）的左侧边缘与第二P阱（106）的右侧边缘连接，第三N阱（113）的右侧边缘与第一深层N阱（102）的右侧边缘连接。5.根据权利要求4所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：所述第一N阱（103）的上方从左往右依次设置了第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109），且第二P+注入区（109）横跨设置在第一N阱（103）和第一P阱（104）上方；所述第一N+注入区（107）的左侧边缘与第一N阱（103）的左侧边缘保留距离，第一N+注入区（107）的右侧边缘与第一P+注入区（108）的左侧边缘保留距离，第一P+注入区（108）的右侧边缘与第二P+注入区（109）的左侧边缘保留距离；所述第二N阱（105）的上方设置了第二N+注入区（110），且第二N+注入区（110）横跨设...

【专利技术属性】
技术研发人员：张伟，刘俊杰，
申请(专利权)人：芯峰科技嘉兴有限公司，
类型：发明
国别省市：