集成芯片及其形成方法技术

在一些实施例中，本公开涉及一种集成芯片，包含布置在衬底上方和/或衬底内的源极区和漏极区。此外，浅沟槽隔离(STI)结构布置在衬底内和源极区与漏极区之间。栅极电极布置在衬底上方、STI结构上方以及源极区与漏极区之间。栅极电极的部分延伸到STI结构中，使得栅极电极的部分的最底部表面布置在STI结构的最顶部表面与STI结构的最底部表面之间。表面与STI结构的最底部表面之间。表面与STI结构的最底部表面之间。

【技术实现步骤摘要】
semiconductor，LDMOS)晶体管的一些实施例的横截面视图，其中栅极电极的部分延伸到STI结构中。
[0008]图2和图3示出包括延伸到LDMOS晶体管中的STI结构中的部分的栅极电极的各种轮廓的一些实施例的横截面视图。
[0009]图4A和图4B示出包括延伸到STI结构中的栅极电极的LDMOS晶体管的一些其它实施例的横截面视图。
[0010]图5到图15示出形成LDMOS晶体管的方法的一些实施例的横截面视图，所述LDMOS晶体管包括布置在源极区与漏极区之间的STI结构且包括布置在STI结构上方且延伸到STI结构中的栅极电极。
[0011]图16示出与图5到图15的方法对应的方法的一些实施例的流程图。
[0012]附图标号说明
[0013]100、200、300、400A、400B、500、600、700、800、900、1000、1100、1200、1300、1400、1500：横截面视图；
[0014]101：衬底；
[0015]102：基础衬底层；
[0016]104：掺杂埋层；
[001本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：源极区，布置在衬底上方和/或衬底内；漏极区，布置在所述衬底上方和/或所述衬底内；浅沟槽隔离结构，布置在所述衬底内和所述源极区与所述漏极区之间；以及栅极电极，布置在所述衬底上方、所述浅沟槽隔离结构上方以及所述源极区与所述漏极区之间，其中所述栅极电极的部分延伸到所述浅沟槽隔离结构中，使得所述栅极电极的所述部分的最底部表面布置在所述浅沟槽隔离结构的最顶部表面与所述浅沟槽隔离结构的最底部表面之间。2.根据权利要求1所述的集成芯片，其中所述浅沟槽隔离结构布置为相较所述源极区更靠近所述漏极区。3.根据权利要求1所述的集成芯片，其中所述栅极电极的所述部分具有具有第一宽度的上部区和具有第二宽度的下部区，其中所述第一宽度大于所述第二宽度。4.根据权利要求1所述的集成芯片，其中所述栅极电极的所述部分的宽度随着在从所述浅沟槽隔离结构的所述最顶部表面到所述浅沟槽隔离结构的最底部表面的方向上测量所述栅极电极的所述部分的所述宽度而减小。5.一种集成芯片，包括：源极区，布置在衬底上方和/或衬底内；漏极区，布置在所述衬底上方和/或所述衬底内；浅沟槽隔离结构，布置在所述衬底内和所述源极区与所述漏极区之间；以及栅极电极，布置在所述衬底上方、所述浅沟槽隔离结构上方以及所述源极区与所述漏极区之间，其中所述栅极电极包括：碗状部分，延伸到所述浅沟槽隔离结构中，其中所述碗状部分的最底部表面通过所述浅沟槽隔离结构的部分与所述浅沟槽隔离结构的最底部表面间隔开，且其中所述碗状部分包括：上部区，布置在下部区上方且连续地连接到所述下部区，其中所述栅极电极...

【专利技术属性】
技术研发人员：杨渊丞，吴云骥，涂仕荣，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：