半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，所述第一器件的沟道长度大于所述第二器件的沟道长度；在所述第一区域的基底上形成多晶硅栅极层；在所述第二区域的基底上形成由下而上依次堆叠的高k栅介质层、金属阻挡层和伪栅层；在所述多晶硅栅极层和伪栅层侧部的基底上形成层间介质层，所述层间介质层露出所述伪栅层的顶部；去除所述伪栅层，并在所述伪栅层的位置处形成金属栅极层。本发明专利技术未在多晶硅栅极层下方形成金属阻挡层，有利于使得第一器件的阈值电压能够满足器件的性能需求，从而提高半导体结构的性能。性能。性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体器件中，通常在衬底上形成不同工作电压的器件，例如，低压(LV)器件、高压器件(HV)和中压(MV)器件。
[0003]随着半导体制程技术的发展，半导体器件的关键尺寸不断缩小，从而导致栅极耗尽效应越来越严重。为了更好地克服栅极耗尽效应等问题，采用高k栅介质层后形成栅电极层(high k last metal gate last)工艺以及替代栅工艺成为了目前常用的工艺。
[0004]其中，与低压器件相比，高压器件和中压器件的工作电压较高，高压器件和中压器件的尺寸相应较大，因此，高压器件和中压器件仍采用多晶硅栅极，而低压器件采用金属栅极。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括用于形成第一器件的第一区域和用于形成第二器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，所述第一器件的沟道长度大于所述第二器件的沟道长度；多晶硅栅极层，位于所述第一区域的基底上；高k栅介质层，位于所述第二区域的基底上；金属阻挡层，位于所述高k栅介质层上；金属栅极层，位于所述金属阻挡层上；层间介质层，位于所述多晶硅栅极层和金属栅极层侧部的基底上。2.如权利要求1所述的半导体结构，其特征在于，所述多晶硅栅极层中掺杂有导电离子，且所述导电离子的导电类型与相对应的所述第一器件的沟道导电类型相同。3.如权利要求2所述的半导体结构，其特征在于，所述导电离子包括B离子、Ga离子、In离子、P离子、As离子或Sb离子。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极硅化物层，位于所述多晶硅栅极层的顶面。5.如权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：覆盖层，覆盖所述金属栅极层，并露出所述多晶硅栅极层的顶面。6.如权利要求5所述的半导体结构，其特征在于，所述覆盖层的材料包括氧化硅或氮氧化硅。7.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层，位于所述多晶硅栅极层和所述基底之间。8.如权利要求1所述的半导体结构，其特征在于，所述金属阻挡层的材料包括氮化钛和掺硅的氮化钛中的一种或两种。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成第一器件的第一区域以及用于形成第二器件的第二区域，所述第一器件的沟道长度大于所述第二器件的沟道长度；在所述第一区域的基底上形成多晶硅栅极层；在所述第二区域的基底上形成由下而上依次堆叠的高k栅介质层、金属阻挡层和伪栅层；在所述多晶硅栅极层和伪栅层侧部的基底上形成层间介质层，所述层间介质层露出所述伪栅层的顶部；形成所述层间介质层后，去除所述伪栅层，并在所述伪栅层的位置处形成金属栅极层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，在所述第一区域的基底上形成多晶硅栅极层、以及在所述第二区域的基底上形成由下而上依次堆叠的高k栅介质层、金属阻挡层和伪栅层之前，所述形成方法还包括：在所述第一区域的基底上形成多晶硅材料层；在所述第二区域的基底上形成栅极材料叠层，包括高k栅介质材料层、位于所述高k栅介质材料层上的金属阻挡材料层、以及位于所述金属阻挡材料层上的伪栅材料层；在所述第一区域的基底上形成多晶硅栅极层的步骤包括：刻蚀所述多晶硅材料层；在所述第二区域的基底上形成由下而上依次堆叠的高k...

【专利技术属性】
技术研发人员：蔡巧明，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：