提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片制造技术

提供了一种提供在半导体芯片中实现的模数转换器ADC的片上自测试的半导体芯片。半导体芯片包括ADC和数模转换器DAC，DAC被配置为生成射频测试信号并将其经由供给路径供给到ADC。ADC被配置为基于射频测试信号来生成数字输出数据。半导体芯片还包括被配置为生成数字参考数据的参考数据生成电路。此外，半导体芯片包括比较器电路，比较器电路被配置为将数字输出数据与数字参考数据进行比较，以便确定误差数据。差数据。差数据。

【技术实现步骤摘要】
【国外来华专利技术】提供在半导体芯片中实现的模数转换器的片上自测试的半导体芯片


[0001]本公开涉及模数转换器(ADC)的片上自测试。具体地，示例涉及提供在半导体芯片中实现的ADC的片上自测试的半导体芯片、用于ADC的片上自测试的方法、接收机、基站以及移动设备。

技术介绍

[0002]在ADC的大批量制造中，测试时间是重要的成本构成。以往，它在制造测试设施中需要昂贵且专业的射频(RF)模拟测试布置。
[0003]因此，可能存在对改进的ADC测试的期望。
附图说明
[0004]以下将仅以示例的方式并参照附图来描述装置和/或方法的一些示例，在附图中：
[0005]图1示出了提供在半导体芯片中实现的ADC的片上自测试的半导体芯片的第一示例；
[0006]图2示出了RF测试信号的示例；
[0007]图3示出了RF测试信号的示例性频谱；
[0008]图4示出了数控振荡器的示例；
[0009]图5示出了提供在半导体芯片中实现的ADC的片上自测试的半导体芯片的第二(无乘数)示例；
[0010]图6示出了基站的示例；
[0011]图7示出了移动设备的示例；和
[0012]图8示出了用于ADC的片上自测试的方法的示例的流程图。
具体实施方式
[0013]现在将参照附图更全面地描述各种示例，在附图中示出了一些示例。在附图中，为了清楚起见，线、层和/或区域的厚度可能被夸大。
[0014]因此，虽然进一步的示例能够进行各种修改和替换形式，但是在附图中示出了其一些特定示例，并随后将详细描述。然而，该详细描述并不将进一步的示例限制为所描述的特定形式。进一步的示例可以涵盖落入本公开的范围内的所有修改、等同和替换。相同或相似的数字在整个对附图的描述中指代相似或类似的要素，这些要素在彼此比较时可以以相同的方式实现，或者以修改的形式实现，同时提供相同或类似的功能。
[0015]应当理解，当一要素被称为“连接”或“耦合”到另一要素时，这些要素可以直接连接，或者经由一个或多个中间要素耦合。如果两个要素A和B使用“或”组合，在没有另外明确或隐含定义的情况下，这应当理解为公开了所有可能的组合，即仅A、仅B以及A和B。相同组合的替换措辞是“A和B中的至少一个”或“A和/或B”。这同样准适用于多于两个要素的组合。
[0016]本文为了描述特定示例的目的而使用的术语不旨在对于进一步的示例是限制性的。每当使用诸如“一”、“一个”和“该”的单数形式，并且仅使用单个要素没有被明确或隐含地定义为强制性的时，进一步的示例也可以使用多个要素来实现相同的功能。同样，当功能随后被描述为使用多个要素来实现时，进一步的示例可以使用单个要素或处理实体来实现相同的功能。还应当理解，术语“包括”、“包含”、“含有”和/或“含”在使用时指明所叙述的特征、整数、步骤、操作、过程、动作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元件、组件和/或其任何群组的存在或添加。
[0017]除非另外定义，否则所有术语(包括技术和科学术语)在本文中以其示例所属领域的通常含义来使用。
[0018]图1示出了提供在半导体芯片100中实现的ADC 110的片上自测试的半导体芯片(管芯)100的示例。
[0019]除了ADC 110之外，半导体芯片100还包括数模转换器(DAC)120。DAC 120被配置为：生成RF测试信号121，并将它经由供给路径130供给到ADC。供给路径130可以是片上路径，或者至少部分是片外的。ADC 110被配置为：基于RF测试信号121，生成数字输出数据y
n
。
[0020]半导体芯片100还包括被配置为生成数字参考数据r
n
的参考数据生成电路140。数字参考数据r
n
是ADC 110针对RF测试信号121的预期/目标输出数据。
[0021]此外，半导体芯片100包括比较器电路150，比较器电路150被配置为：将ADC 110的数字输出数据y
n
与数字参考数据r
n
进行比较，以便确定指示ADC 110的量化误差的(量化)误差数据∈
n
。
[0022]DAC 120连同参考数据生成电路140和比较器电路150为ADC 110实现半导体芯片100的内置自测试(BIST)功能。误差数据∈
n
允许以高精度指示RF
‑
ADC 110的准确性。半导体芯片100可以为ADC 110的动态性能实现简单的通过
‑
失败测试。因此，可以在制造期间测试ADC 110，而不需要昂贵的外部测试设备。半导体芯片100的用于ADC 110的BIST功能可以使得能够将制造期间的测试时间减少一个数量级以上(例如，从大约一分钟减少到少于一秒)。因此，半导体芯片100可以在大批量制造期间在晶圆级探针测试时实现高性能自测试。
[0023]根据一些示例，DAC 120可以是具有混合信号有限冲击响应(FIR)滤波器输出级的1位DAC。使用具有混合信号FIR滤波器输出级的1位DAC可以允许生成具有高频谱纯度的RF测试信号121。例如，RF测试信号121可以是如图2所示的正弦信号。图2示出了由具有混合信号FIR滤波器输出级的1位DAC输出的正弦RF测试信号221。然而，应当注意，所提出的技术不限于使用具有混合信号FIR滤波器输出级的1位DAC来生成正弦RF测试信号。一般而言，任何DAC均可以用于生成任何期望的RF测试信号。
[0024]DAC 120被配置为：基于数字控制数据x
n
，生成RF测试信号121。数字控制数据x
n
例如可以是诸如11001100
…
的序列(即，序列1100的重复)，以便生成被1位DAC的混合信号FIR滤波器输出级陡峭滤波的方波信号，以生成具有高频谱纯度的正弦RF测试信号221。图2中还示出的是输入到1位DAC的数字控制数据x
n
的采样211(例如，表示11001100)。混合信号FIR滤波器输出级允许通过电流源、电容器或电阻器对延迟的1位信号进行加权，以便产生RF信号，该RF信号是输入的1位信号的滤波版本。通过输入位序列11001100...，生成F
s
/4的方波信号(F
s
表示DAC的采样频率)，其中，k
·
F
s
/4处的谐波因FIR滤波器输出级的低通滤波特性而被滤除，使得DAC生成高纯度的正弦波。
[0025]图3中示出了由具有混合信号FIR滤波器输出级的1位DAC生成的正弦RF测试信号221的示例性频谱300。从图3可以看出，正弦RF测试信号221包括大约4GHz处的期望峰值。此外，与峰值301相比，大约8GHz处的二次谐波失真302被高度抑制(例如，二次谐波失真302的信号功率可以小于
‑
50本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体芯片，提供在所述半导体芯片中实现的模数转换器的片上自测试，所述半导体芯片包括：所述模数转换器；数模转换器，被配置为：生成射频测试信号，并将所述射频测试信号经由供给路径供给到所述模数转换器，其中，所述模数转换器被配置为：基于所述射频测试信号来生成数字输出数据；参考数据生成电路，被配置为生成数字参考数据；和比较器电路，被配置为：将所述数字输出数据与所述数字参考数据进行比较，以便确定误差数据。2.根据权利要求1所述的半导体芯片，其中，所述误差数据指示所述模数转换器的量化误差。3.根据权利要求1所述的半导体芯片，其中，所述数模转换器是具有混合信号有限冲击响应滤波器输出级的1位数模转换器。4.根据权利要求1所述的半导体芯片，其中，所述射频测试信号是正弦信号。5.根据权利要求1所述的半导体芯片，还包括：增益校正电路，被配置为：基于增益校正数据来修改所述数字输出数据，以便补偿所述供给路径的信号增益，其中，所述增益校正电路耦合在所述模数转换器与所述比较器电路之间。6.根据权利要求5所述的半导体芯片，其中，所述增益校正电路还被配置为：基于所述误差数据和所述数字输出数据来确定所述增益校正数据。7.根据权利要求6所述的半导体芯片，其中，所述增益校正电路被配置为：通过以下步骤确定所述增益校正数据：将所述误差数据的采样与所述数字输出数据的采样进行组合，以便获得第一采样；对所述第一采样进行位移；以及通过将位移的第一采样与所述增益校正数据的先前采样进行组合，来获得所述增益校正数据的采样。8.根据权利要求7所述的半导体芯片，其中，所述增益校正电路被配置为：通过将所述误差数据的采样与所述数字输出数据的采样的符号函数进行组合，来组合所述误差数据的采样和所述数字输出数据的采样。9.根据权利要求7所述的半导体芯片，其中，所述增益校正电路被配置为：还通过对所述增益校正数据的采样进行延迟，来确定所述增益校正数据。10.根据权利要求1所述的半导体芯片，其中，所述参考数据生成电路被配置为：在考虑所述供给路径上的信号传播延迟的情况下生成所述数字参考数据。11.根据权利要求1所述的半导体芯片，其中，所述参考数据生成电路包括数控振荡器，所述数控振荡器被配置为：基于频率控制数据来生成所述数字参考数据。12.根据权利要求11所述的半导体芯片，其中，所述数控振荡器还被配置为：基于指示所述供给路径上的信号传播延迟的信号传播延迟数据来生成所述数字参考数据。13.根据权利要求12所述的半导体芯片，其中，所述数控振荡器包括：用于所述频率控制数据的第一输入节点；
用于所述信号传播延迟数据的第二输入；第一组合器电路，被配置为：将所述频率控制数据的采样与相位累加采样进行组合，以便生成更新的相位累加采样，其中，所述相位累加采样是所述频率控制数据的先前采样的累加，延迟电路，被配置为：对所述更新的相位累加采样进行延迟；第二组合器电路，...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：