一种跨芯片访问控制的方法、装置、设备及介质制造方法及图纸

本发明专利技术公开了一种跨芯片访问控制的方法、装置、设备及介质，属于芯片领域，方法包括：发送芯片接收寄存器访问请求；发送芯片按照预设的打包规则将寄存器访问请求打包成数据包；发送芯片将数据包写入到总线接口的内存访问通路上，以便于数据包通过内存访问通路被发送到接受芯片的预设地址上；接受芯片从其预设地址上获取数据包；接受芯片对数据包进行解包，获得寄存器访问请求；接受芯片将寄存器访问信息写入寄存器总线，以便于接受芯片中的寄存器接收寄存器访问请求；接受芯片收到寄存器响应数据后，将响应数据打包后通过内存访问通路返回，完成一次完整的寄存器访问。本发明专利技术能够省略跨芯片的寄存器通路的布置，节省芯片面积占用以及降低功耗。用以及降低功耗。用以及降低功耗。

【技术实现步骤摘要】
一种跨芯片访问控制的方法、装置、设备及介质


[0001]本专利技术涉及芯片
，特别涉及一种跨芯片访问控制的方法、装置、设备及介质。

技术介绍

[0002]在大型计算芯片中，尤其是服务器产品中，常常会用到芯片与芯片互联的技术。在芯片互联中，通常有2条通路需要跨芯片的操作，一个是用于在芯片的寄存器间传输寄存器访问信息的寄存器通路，另一个是用于在芯片间传输数据信息的内存访问通路。
[0003]其中，内存访问通路用于大数据的搬移，其对带宽要求比较高；寄存器通路主要用于间歇性地在芯片间传递控制信息，因此寄存器通路对带宽以及实时性的要求都比内存访问通路小很多。
[0004]在跨芯片互联的实现中，每条通路都需要通过PCIe的phy（物理层）和controller（控制层）进行物理连接，但是，寄存器通路和内存访问通路对应的PCIe的phy和controller会在芯片内占用较大的面积，同时也消耗较大的功耗。因此，对于数据量不大的寄存器通路来说是比较浪费的。
[0005]现有技术中，有将寄存器通路与内存访问通路做简单的仲裁和合并的技本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种跨芯片访问控制的方法，所述方法应用于通过总线接口互联的发送芯片与接受芯片间的通讯，所述总线接口的物理链路包括用于传输数据信息的内存访问通路，其特征在于：所述方法包括以下步骤：发送芯片接收寄存器访问请求，所述寄存器访问请求携带有需传递给接受芯片中寄存器的访问信息；发送芯片按照预设的打包规则将所述寄存器访问请求打包成数据包；发送芯片将所述数据包写入到所述总线接口的内存访问通路上，以便于所述数据包通过所述内存访问通路被发送到所述接受芯片的预设地址上；所述接受芯片从其预设地址上获取所述数据包；所述接受芯片按照预设的解包规则对所述数据包进行解包，获得所述寄存器访问请求；所述接受芯片将所述寄存器访问信息写入寄存器总线，以便于所述接受芯片中的寄存器接收所述寄存器访问请求。2.根据权利要求1所述的方法，其特征在于：所述方法还包括以下步骤：所述接受芯片生成响应信息；所述接受芯片按照所述预设的打包规则将所述响应信息打包成响应数据包；所述接受芯片将所述响应数据包写入到所述总线接口的内存访问通路上，以便于所述响应数据包通过所述内存访问通路被发送到所述发送芯片的预设地址上；所述发送芯片从其预设地址上获取所述响应数据包；所述发送芯片按照所述预设的解包规则对所述响应数据包进行解包，获得所述响应信息。3.根据权利要求1所述的方法，其特征在于：所述发送芯片与所述接受芯片通过PCIe总线接口互联。4.一种跨芯片访问控制的装置，所述装置应用于通过总线接口互联的发送芯片与接受芯片间的通讯，所述总线接口的物理链路包括用于传输数据信息的内存访问通路，其特征在于：所述装置包括路由模块；在发送芯片一侧，所述路由模块用于接收寄存器访问请求，所述寄存器访问请求携带有需传递给接受芯片中寄存器的访问信息；所述路由模块还用于按照预设的打包规则将所述寄存器访问请求打包成数据包，并将所述数据包写入到所述总线接口的内存访问通路上以便于所述数据包通过所述内存访问通路被发送到接受芯片的预设地址上；在接受芯片一侧，所述路由模块用于从接受芯片的预设地址上获取数据包，并根据预设的解包规则对所述数据包进行解包，从而获取发送芯片发送来的寄存器访问请求，并将获取到的寄存器访问请求发送给接受芯片中的寄存器。5.根据权利要求4所述的装置，其特征在于：还包括响应模块；在接受芯片一侧，所述响应模块用于在所述路由模块将获取到的寄存器访问请求发送给接受芯片中的寄存器后，生成...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：沐曦集成电路上海有限公司，
类型：发明
国别省市：