一种基于异构平台的高速数据采集与处理系统技术方案

本发明专利技术涉及片上网络技术领域，具体涉及一种基于异构平台的高速数据采集与处理系统，包括数据采集子系统、处理子系统、缓存控制器资源节点和外部储存器，数据采集子系统包括路由器组和外部ADC，路由器组作为下位机，处理子系统作为上位机，通过在路由器组和处理子系统之间增设缓存控制器资源节点，使得处理子系统通过缓存控制器资源节点与路由器组连接，实现通过一个接口进行数据交互，解决了下位机与上位机的并行接口较多会导致系统功耗和整体开发难度的增加的问题。难度的增加的问题。难度的增加的问题。

【技术实现步骤摘要】
一种基于异构平台的高速数据采集与处理系统


[0001]本专利技术涉及片上网络
，尤其涉及一种基于异构平台的高速数据采集与处理系统。

技术介绍

[0002]随着科学技术的发展，数据采集对模数转换芯片(Analog
‑
to
‑
Digital Converter,ADC)的采样率和分辨率等性能指标的要求越来越高。
[0003]片上网络(Network
‑
on
‑
Chip,NoC)技术借鉴和吸收了计算机网络通信中的分组交换和路由技术，使得通信效率大幅提高。采用IP核与通信网络分离的方式，系统可重用性大大增强。采用全局异步局部同步(GloballyAsynchronous and Locally Synchronous，GALS)通信技术，避免了庞大时钟树的产生，使得时钟网络功耗得以降低。
[0004]将片上网络技术和时间交替采样技术结合实现高速数据采集，充分利用了片上网络的优点，拓展了通信带宽和速率，以及更加灵活的资源节点的扩展。其中NoC高速数据采集子系统与上位机交互接口在整个高速数据采集子系统中占据着重要的作用，在NoC系统设计中将其映射为资源节点，它决定着是否能将ADC采集的数据快速地缓存并传输到上位机中，对整个系统的数据吞吐率、数据传输延时以及系统功耗有着重要的影响。目前NoC高速数据采集与处理系统都采用下位机+上位机结合的方式，下位机负责对高速数据采集，上位机负责对采集数据处理，且上位机往往都是以个人电脑(Personal Computer,，PC)为主，也就需要把下位机的数据通过如千兆以太网、万兆以太网、PCIe等外部接口协议，但下位机与上位机的通信方式相对内部并行接口较多，会存在速率慢、延时大、协议复杂的问题，这些接口对FPGA芯片内部的逻辑资源消耗较多，导致系统功耗和整体开发难度的增加。

技术实现思路

[0005]本专利技术的目的在于提供一种基于异构平台的高速数据采集与处理系统，旨在解决下位机与上位机的并行接口较多会导致系统功耗和整体开发难度的增加的问题。
[0006]为实现上述目的，本专利技术提供了一种基于异构平台的高速数据采集与处理系统，包括数据采集子系统、处理子系统、缓存控制器资源节点和外部储存器，所述数据采集子系统、所述缓存控制器资源节点、所述处理子系统和所述外部储存器依次连接；
[0007]所述数据采集子系统包括路由器组和外部ADC，所述路由器组与所述外部ADC连接；
[0008]所述路由器组，用于获取所述数字信号，得到数据包，并将所述数据包传输给所述缓存控制器资源节点；
[0009]所述缓存控制器资源节点，用于对所述数据包进行解析后转换，得到匹配数据，并将所述匹配数据发送给所述处理子系统；
[0010]所述处理子系统，用于通过直接存储器访问的方式将所述匹配数据发送给所述外部储存器；
[0011]所述外部储存器，用于储存所述匹配数据。
[0012]其中，所述缓存控制器资源节点包括帧解析模块和AXI系统模块，所述帧解析模块和所述AXI系统模块连接；
[0013]所述帧解析模块，用于对所述数据包进行解析后转换，得到转换数据；
[0014]所述AXI系统模块，用于为所述转换数据配置寄存器和仲裁，得到匹配数据，并将所述匹配数据发送给所述处理子系统。
[0015]其中，所述帧解析模块包括解析单元和位宽转换单元，所述解析单元和所述位宽转换单元连接；
[0016]所述解析单元，用于解析所述数据包，得到解析数据，并去除所述解析数据的帧头和帧尾，得到原始数据；
[0017]所述位宽转换单元，基于所述AXI系统模块的位宽对将所述原始数据的位宽进行转换，得到转换数据。
[0018]其中，所述AXI系统模块包括AXI互联单元和AXI总线寄存器配置单元；
[0019]所述AXI互联单元，用于接收所述转换数据，并将所述转换数据传输给所述AXI总线寄存器配置单元；
[0020]所述AXI总线寄存器配置单元，用于为所述转换数据配置寄存器和仲裁，得到匹配数据，并将所述匹配数据发送给所述处理子系统。
[0021]本专利技术的一种基于异构平台的高速数据采集与处理系统，所述路由器组采集ADC数据，并将所述数据包传输给所述缓存控制器资源节点；所述缓存控制器资源节点对所述数据包进行解析后转换，得到匹配数据，并将所述匹配数据发送给所述处理子系统；所述处理子系统通过直接存储器访问的方式将所述匹配数据发送给所述外部储存器；所述外部储存器储存所述匹配数据，所述路由器组作为下位机，所述处理子系统作为上位机，通过在所述路由器组和所述处理子系统之间增设所述缓存控制器资源节点，使得所述处理子系统通过所述缓存控制器资源节点与所述路由器组连接，实现通过一个接口进行数据交互，解决了下位机与上位机的并行接口较多会导致系统功耗和整体开发难度的增加的问题。
附图说明
[0022]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本专利技术提供的一种基于异构平台的高速数据采集与处理系统的结构示意图。
[0024]图2是缓存控制器资源节点的结构示意图。
[0025]图3是帧解析模块的结构示意图。
[0026]图4是AXI系统模块的结构示意图。
[0027]图5是帧解析模块的端口示意图。
[0028]图6是AXI系统模块的端口示意图。
[0029]1‑
数据采集子系统、2
‑
处理子系统、3
‑
外部储存器、4
‑
路由器组、5
‑
缓存控制器资
源节点、6
‑
帧解析模块、7
‑
AXI系统模块、8
‑
解析单元、9
‑
位宽转换单元、10
‑
AXI互联单元、11
‑
AXI总线寄存器配置单元、12
‑
外部ADC。
具体实施方式
[0030]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0031]请参阅图1至图5，本专利技术提供一种基于异构平台的高速数据采集与处理系统，包括数据采集子系统1、处理子系统2、缓存控制器资源节点5和外部储存器3，所述数据采集子系统1、所述缓存控制器资源节点5、所述处理子系统2和所述外部储存器3依次连接；
[0032]所述数据采集子系统1包括路由器组4和外部ADC12，所述路由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于异构平台的高速数据采集与处理系统，其特征在于，包括数据采集子系统、处理子系统、缓存控制器资源节点和外部储存器，所述数据采集子系统、所述缓存控制器资源节点、所述处理子系统和所述外部储存器依次连接；所述数据采集子系统包括路由器组和外部ADC，所述路由器组与所述外部ADC连接；所述外部ADC，用于将模拟信号转换成数字信号；所述路由器组，用于获取所述数字信号，得到数据包，并将所述数据包传输给所述缓存控制器资源节点；所述缓存控制器资源节点，用于对所述数据包进行解析后转换，得到匹配数据，并将所述匹配数据发送给所述处理子系统；所述处理子系统，用于通过直接存储器访问的方式将所述匹配数据发送给所述外部储存器；所述外部储存器，用于储存所述匹配数据。2.如权利要求1所述的基于异构平台的高速数据采集与处理系统，其特征在于，所述缓存控制器资源节点包括帧解析模块和AXI系统模块，所述帧解析模块和所述AXI系统模块连接；所述帧解析模块，用于对所述...

【专利技术属性】
技术研发人员：许川佩，陈帅印，马贤，蒙超勇，牛军浩，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：