存储器、存储器的控制方法及存储器系统技术方案

本公开实施例提供一种存储器及其控制方法。所述存储器包括：存储阵列，其包括多个存储面，每个所述存储面包括由存储单元构成的存储块；以及外围电路，其与所述存储阵列连接并被配置为能够控制所述多个存储面进行异步操作；其中，所述外围电路中包括至少一个状态机；所述状态机的每个与所述多个存储面的至少一个相对应地设置，所述状态机与存储器接口连接并且能够从所述存储器接口并行地接收对应各存储面的异步操作相关的控制命令，所述状态机的每个能够各自独立地处理其接收的所述控制命令以获得相应存储面的控制信息。令以获得相应存储面的控制信息。令以获得相应存储面的控制信息。

【技术实现步骤摘要】
【国外来华专利技术】存储器、存储器的控制方法及存储器系统


[0001]本公开实施例涉及一种存储器、存储器的控制方法及存储器系统。

技术介绍

[0002]半导体存储器件已经越来越广泛地应用于各种电子器件中。例如，非易失性半导体存储器被应用于蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备以及各种其他电子设备中。随着信息化的发展，这些设备使用的数据量也在迅速增加，这驱动了更大的闪存存储容量并推动了更快的速度。为了满足市场需求，NAND闪存技术正在迅速发展，并且NAND闪存芯片常常在封装级下封装有多个NAND管芯，以增加NAND闪存芯片的容量。此外，还提出了支持异步多面独立(AMPI，Async Multi
‑
plane Independent)读取的操作，实现不同存储面的独立读取控制。
[0003]然而，为了避免控制命令处理资源的冲突，对于不同存储面的控制命令需要进行串行处理，使得整体的处理速率较慢，存在冗余的等待时间，进而使得整个存储器的存取效率低。

技术实现思路

[0004]本公开实施例提供一种存储器、存储器的控制方法及存储器系统。
[0005]第一方面，本公开实施例提供一种存储器，包括：
[0006]存储阵列，其包括多个存储面，每个所述存储面包括由存储单元构成的存储块；以及
[0007]外围电路，其与所述存储阵列连接并被配置为能够控制所述多个存储面进行异步操作；
[0008]其中，所述外围电路中包括至少一个状态机(STM，State Machine)；
[0009]所述状态机的每个与所述多个存储面的至少一个相对应地设置，所述状态机与存储器接口连接并且能够从所述存储器接口并行地接收对应各存储面的异步操作相关的控制命令，所述状态机的每个能够各自独立地处理其接收的所述控制命令以获得相应存储面的控制信息。
[0010]在一些实施例中，所述外围电路被配置为根据多个所述状态机的控制信息来控制所述多个存储面进行异步操作。
[0011]在一些实施例中，所述状态机还被配置为根据所述控制命令进行参数配置；
[0012]其中，所述状态机中的至少两个状态机处理所述控制命令和进行所述参数配置所占用的时间段存在至少部分重叠。
[0013]在一些实施例中，所述外围电路还包括：
[0014]序列运算模块，与所述多个状态机连接并被配置为根据所述多个状态机的控制信息，确定所述外围电路对所述控制信息的处理顺序。
[0015]在一些实施例中，所述状态机具体被配置为：
[0016]根据所述控制命令，向所述序列运算模块发送处理请求；
[0017]所述序列运算模块，具体被配置为：
[0018]根据多个状态机发送的所述处理请求，确定所述处理顺序。
[0019]在一些实施例中，所述外围电路还包括：
[0020]硬件运算模块，与所述序列运算模块连接并被配置为按照所述处理顺序依次确定所述控制信息对应的控制参数；
[0021]与各存储面分别对应的多个微处理单元，与所述硬件运算模块连接并分别与对应的所述存储面连接，所述多个微处理单元被配置为根据所述控制参数对所述各存储面进行异步操作。
[0022]在一些实施例中，所述至少一个状态机还分别与对应的所述微处理单元连接并被配置为在接收到所述控制命令时，向所述微处理单元提供使能信号。
[0023]在一些实施例中，所述多个微处理单元还配置为：
[0024]在结束基于一个所述控制命令对所述存储面的控制操作后，向对应的所述状态机发送状态信息；
[0025]所述状态机还配置为：在接收到对应的所述微处理单元发送的所述状态信息后，接收下一控制命令。
[0026]在一些实施例中，所述外围电路还包括：
[0027]主处理器，与所述存储器接口以及所述多个微处理单元连接，被配置为接收所述多个微处理单元发送的状态信息，并向所述存储器接口发送根据多个所述状态信息确定的总状态信息；其中，所述总状态信息用于指示所述多个微处理单元均已结束基于一组控制命令的控制操作。
[0028]在一些实施例中，所述通用微处理器，还被配置为接收重置命令；其中，所述重置命令用于重置所述存储器中各存储面的操作。
[0029]在一些实施例中，所述至少一个状态机还分别与所述多个存储面连接，并被配置为根据所述控制命令向对应的所述存储面发送地址信息。
[0030]在一些实施例中，所述异步操作包括异步多面独立读取操作。
[0031]在一些实施例中，所述存储阵列为三维闪存存储阵列。
[0032]在一些实施例中，所述存储面的个数包括至少4个。
[0033]第二方面，本公开实施例还提供一种存储器的控制方法，所述方法由存储器中的外围电路执行；所述外围电路包括至少一个状态机；所述方法包括：
[0034]所述存储器中的至少一个状态机并行地接收针对所述存储器中各存储面的异步操作相关的控制命令；其中，所述状态机的每个与所述多个存储面的至少一个相对应地设置；
[0035]所述状态机的各自独立地处理接收的所述控制命令，获得相应存储面的控制信息。
[0036]在一些实施例中，所述方法还包括：
[0037]所述外围电路基于所述状态机获得的所述控制信息，控制所述多个存储面进行异步操作。
[0038]在一些实施例中，所述方法还包括：
[0039]所述状态机根据所述控制命令进行参数配置；其中，所述状态机中的至少两个状态机处理所述控制命令和进行所述参数配置所占用的时间段存在至少部分重叠。
[0040]在一些实施例中，所述外围电路基于所述控制信息，控制所述多个存储面进行异步操作，包括：
[0041]根据所述状态机获得的控制信息，确定对所述控制信息的处理顺序；
[0042]按照所述处理顺序依次处理所述控制信息；
[0043]根据处理后的所述控制信息，控制所述多个存储面进行异步操作。
[0044]在一些实施例中，所述根据所述状态机提供的控制信息，确定对所述控制信息的处理顺序，包括：
[0045]所述外围电路中的序列运算模块接收所述多个状态机基于所述控制命令发送的处理请求；
[0046]所述序列运算模块基于所述处理请求，确定对所述控制信息的处理顺序。
[0047]在一些实施例中，所述按照所述处理顺序依次处理所述控制信息，包括：
[0048]所述外围电路中的硬件运算模块根据所述状态机提供的所述控制信息，按照所述处理顺序依次确定所述控制信息对应的控制参数。
[0049]在一些实施例中，所述根据处理后的所述控制信息，控制所述多个存储面进行异步操作，包括：
[0050]所述外围电路中的多个微处理单元根据所述控制参数控制对应的所述存储面进行异步操作；其中，所述多个微处理单元分别与所述多个存储面对应。
[0051]在一些实施例中，所述方法还包括：
[0052]所本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器，包括：存储阵列，其包括多个存储面，每个所述存储面包括由存储单元构成的存储块；以及外围电路，其与所述存储阵列连接并被配置为能够控制所述多个存储面进行异步操作；其中，所述外围电路中包括至少一个状态机；所述状态机的每个与所述多个存储面的至少一个相对应地设置，所述状态机与存储器接口连接并且能够从所述存储器接口并行地接收对应各存储面的异步操作相关的控制命令，所述状态机的每个能够各自独立地处理其接收的所述控制命令以获得相应存储面的控制信息。2.根据权利要求1所述的存储器，其中，所述外围电路被配置为根据多个所述状态机的控制信息来控制所述多个存储面进行异步操作。3.根据权利要求1所述的存储器，其中，所述状态机还被配置为根据所述控制命令进行参数配置；其中，所述状态机中的至少两个状态机处理所述控制命令和进行所述参数配置所占用的时间段存在至少部分重叠。4.根据权利要求1所述的存储器，其中，所述外围电路还包括：序列运算模块，与所述多个状态机连接并被配置为根据所述多个状态机的控制信息，确定所述外围电路对所述控制信息的处理顺序。5.根据权利要求4所述的存储器，其中，所述状态机具体被配置为：根据所述控制命令，向所述序列运算模块发送处理请求；所述序列运算模块，具体被配置为：根据多个状态机发送的所述处理请求，确定所述处理顺序。6.根据权利要求4所述的存储器，其中，所述外围电路还包括：硬件运算模块，与所述序列运算模块连接并被配置为按照所述处理顺序依次确定所述控制信息对应的控制参数；与各存储面分别对应的多个微处理单元，与所述硬件运算模块连接并分别与对应的所述存储面连接，所述多个微处理单元被配置为根据所述控制参数对所述各存储面进行异步操作。7.根据权利要求6所述的存储器，其中，所述至少一个状态机还分别与对应的所述微处理单元连接并被配置为在接收到所述控制命令时，向所述微处理单元提供使能信号。8.根据权利要求7所述的存储器，其中，所述多个微处理单元还被配置为：在结束基于一个所述控制命令对所述存储面的控制操作后，向对应的所述状态机发送状态信息；所述状态机还被配置为：在接收到对应的所述微处理单元发送的所述状态信息后，接收下一控制命令。9.根据权利要求6所述的存储器，其中，所述外围电路还包括：主处理器，与所述存储器接口以及所述多个微处理单元连接，被配置为接收所述多个微处理单元发送的状态信息，并向所述存储器接口发送根据多个所述状态信息确定的总状
态信息；其中，所述总状态信息用于指示所述多个微处理单元均已结束基于一组控制命令的控制操作。10.一种存储器的控制方法，所述方法由存储器中的外围电路执行；所述外围电路包括至少一个状态机；所述方法包括：所述存储器中的所述至少一个状态机并行地...

【专利技术属性】
技术研发人员：杨昕，段竺琴，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：