一种用于并行计算的存储访问优化系统技术方案

本申请涉及GPU并行处理技术领域，特别是涉及一种用于并行计算的存储访问优化系统，系统包括：GPU、处理器和存储有计算机程序的存储器，当计算机程序被处理器执行时，实现以下步骤：根据并行计算模块对应的若干条指令流，确定访问内部存储器的目标指令序列，根据目标指令对应的访问地址，将目标指令加入访问地址对应存储子单元的访问序列中，得到每个存储子单元分别对应的访问序列，进而对各个存储子单元进行存储访问，实现了内部存储器的并行访问，相较于现有技术中内部存储器的串行访问形式，有效提高了在GPU并行计算的场景下，内部存储器的访问效率。

【技术实现步骤摘要】

本专利技术涉及gpu并行处理，特别是涉及一种用于并行计算的存储访问优化系统。

技术介绍

1、gpu由于其拥有更多的计算逻辑单元(arithmetic and logic unit，alu)以用于数据处理，因此适合对密集数据进行并行处理，擅长大规模并发计算。

2、为了提高并行效率，可以将多个程序对应的指令流交由一个包含若干条线程的并行计算模块进行处理，一个并行计算模块对应于一个内部存储器，在数据的数据量较大时，通常需要先将数据从外部存储器中搬移到内部存储器中，再由不同的线程以指令的形式将数据的一部分从内部存储器中搬移到各自的私有内存中使用。

3、然而，内部存储器实际上接收到指令访问请求时是以串行形式接收的，因此内部存储器每次仅能进行一次读操作或者写操作，在后指令需要等待在前指令对应的操作完成之后才能执行，导致在gpu并行计算的场景下，内部存储器的访问效率较低。因此，如何提高在gpu并行计算的场景下，内部存储器的访问效率成为了亟待解决的问题。

技术实现思路

1、针对上述技术问题，本专利技术本文档来自技高网...

【技术保护点】

1.一种用于并行计算的存储访问优化系统，其特征在于，所述系统包括：GPU、处理器和存储有计算机程序的存储器，其中，GPU包括并行计算模块集合A={a1，a2，…，am，…，aM}，am为A中第m个并行计算模块，m为[1，M]范围内的整数，M为A中所包含并行计算模块的数量，am包括内部存储器em，em包括N个存储子单元{em1，em2，…，emn，…，emN}，emn为第m个并行计算模块中的内部存储器所包含的第n个存储子单元，不同存储子单元对应的访问地址不同，当所述计算机程序被处理器执行时，实现以下步骤：

2.根据权利要求1所述的用于并行计算的存储访问优化系统，其特征在于，所述...

【技术特征摘要】

1.一种用于并行计算的存储访问优化系统，其特征在于，所述系统包括：gpu、处理器和存储有计算机程序的存储器，其中，gpu包括并行计算模块集合a={a1，a2，…，am，…，am}，am为a中第m个并行计算模块，m为[1，m]范围内的整数，m为a中所包含并行计算模块的数量，am包括内部存储器em，em包括n个存储子单元{em1，em2，…，emn，…，emn}，emn为第m个并行计算模块中的内部存储器所包含的第n个存储子单元，不同存储子单元对应的访问地址不同，当所述计算机程序被处理器执行时，实现以下步骤：

2.根据权利要求1所述的用于并行计算的存储访问优化系统，其特征在于，所述根据am对应的若干条指令流，确定访问em的目标指令序列，包括：

3.根据权利要求1所述的用于并行计算的存储访问优化系统，...

【专利技术属性】
技术研发人员：唐润龙，
申请(专利权)人：沐曦集成电路上海有限公司，
类型：发明
国别省市：