【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括与鳍切位置对应的隔离区；所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底上形成有横跨所述鳍部的栅极结构，所述栅极结构两侧的鳍部中形成有源漏掺杂区，所述衬底上形成有覆盖所述栅极结构侧壁以及所述源漏掺杂区的层间介质层；去除位于所述隔离区的栅极结构，形成隔离开口，暴露出位于所述隔离区的所述鳍部的顶部和侧壁；对所述隔离开口下方的所述鳍部进行第一离子掺杂，在所述鳍部中形成隔离掺杂区，所述隔离掺杂区的掺杂类型与所述源漏掺杂区的掺杂类型不同；在进行第一离子掺杂后，在所述隔离开口中填充隔离结构，所述隔离结构横跨所述隔离区的鳍部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区为N型掺杂，对所述隔离开口下方的鳍部掺杂P型离子，所述P型离子包括硼离子、镓离子或铟离子；或者，所述源漏掺杂区为P型掺杂，对所述隔离开口下方的鳍部掺杂N型离子，所述N型离子包括磷离子、砷离子或锑离子。3.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺，对所述隔离开口下方的鳍部进行第一离子掺杂。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区为N型掺杂，所述离子注入的离子为硼离子，所述离子注入工艺的参数包括：注入能量为4keV至15keV，注入剂量为2.0E14cm
‑2至1.0E15cm
‑2，注入角度为3
°
至20
°
；或者，所述源漏掺杂区为P型掺杂，所述离子注入的离子为磷离子，所述离子注入工艺的参数包括：注入能量为4keV至15keV，注入剂量为1.0E14cm
‑2至6.0E14cm
‑2，注入角度为10
°
至20
°
。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为金属栅极结构。6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述隔离区的栅极结构的工艺包括干法刻蚀工艺。7.如权利要求6所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述鳍部与所述栅极结构之间还形成有栅介质层；形成所述隔离开口的步骤中，所述隔离开口暴露出位于所述鳍部的顶部和侧壁上的栅介质层；形成所述隔离结构的步骤中，所述隔离结构形成于所述栅介质层上。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离结构的步骤包括：在所述隔离开口中填充隔离材料层，所述隔离材料层还位于所述层间介质层的顶面上；去除位于所述层间介质层顶面上的隔离材料层，位于所述隔离开口中的剩余所述隔离材料层用于作为所述隔离结构。9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述隔离材料层的工艺包括化学气相沉积工艺、原子层沉积工艺、流动式化学气相沉积工艺、等离子体增强化学气相沉积工艺和高深宽比工艺中的一种或多...
【专利技术属性】
技术研发人员：吴汉洙，李鹏翀，施雪捷，陈奕宇，苏博，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。