半导体结构及其制造方法技术

本公开涉及半导体结构及其制造方法。一种半导体结构包括：设置在半导体衬底之上的有效沟道层的第一堆叠和有效沟道层的第二堆叠，其中该第二堆叠包括虚设沟道层，并且该第一堆叠没有任何虚设沟道层；与第一堆叠和第二堆叠接合的栅极结构；以及第一S/D特征和第二S/D特征，该第一S/D特征被设置为与第一堆叠相邻，并且该第二S/D特征被设置为与第二堆叠相邻，其中，第二S/D特征与虚设沟道层交叠。第二S/D特征与虚设沟道层交叠。第二S/D特征与虚设沟道层交叠。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开总体涉及半导体结构及其制造方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步产生了一代又一代的IC，每一代的电路都比上一代更小且更复杂。在IC发展过程中，功能密度(即，单位芯片面积的互连器件数量)通常有所增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))有所减少。这种缩小规模的过程通常通过提高生产效率和降低相关成本来提供益处。这种规模缩小也增加了IC加工和制造的复杂性，为了实现这些进步，需要在IC加工和制造方面进行类似的开发。
[0003]随着集成电路(IC)技术向更小的技术节点发展，三维多栅极器件已经被引入，以通过增加栅极
‑
沟道耦合、减少关断状态电流和减少短沟道效应(SCE)来改善栅极控制。多栅极器件通常指的是具有设置在沟道区域的不止一侧上的栅极结构或其部分的器件。纳米片场效应晶体管(NS FET；替代地称为栅极全环绕FET或GAA FET)是多栅极器件的一个示例。NS FET通常包括栅极结构，该栅极结构可以部分或完本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：有效沟道层的第一堆叠，设置在半导体衬底之上；有效沟道层的第二堆叠，设置在所述半导体衬底之上；虚设沟道层，设置在所述第二堆叠内，其中，所述第一堆叠没有任何虚设沟道层；栅极结构，与所述第一堆叠和所述第二堆叠接合；以及第一源极/漏极S/D特征和第二S/D特征，所述第一S/D特征被设置为与所述第一堆叠相邻，并且所述第二S/D特征被设置为与所述第二堆叠相邻，其中，所述第二S/D特征与所述虚设沟道层交叠。2.根据权利要求1所述的半导体结构，其中，所述第一堆叠包括第一数量的有效沟道层，所述第二堆叠包括第二数量的有效沟道层，并且所述第二堆叠包括第三数量的所述虚设沟道层，并且其中，所述第二数量和所述第三数量的总和等于所述第一数量。3.根据权利要求2所述的半导体结构，其中，所述第三数量的范围为1至所述第一数量减1。4.根据权利要求1所述的半导体结构，其中，所述虚设沟道层包括第一掺杂剂种类，并且所述第二S/D特征包括第二掺杂剂种类，所述第二掺杂剂种类具有与所述第一掺杂剂种类的导电类型不同的导电类型。5.根据权利要求1所述的半导体结构，其中，所述虚设沟道层包括掺杂有p型掺杂剂或n型掺杂剂的半导体材料，并且其中，所述第一堆叠和所述第二堆叠中的每一个有效沟道层不含任何掺杂剂。6.根据权利要求1所述的半导体结构，其中，所述第一S/D特征和所述第二S/D特征各自包括掺杂半导体层并且具有相同的深度。7.根据权利要求6所述的半导体结构，其中，所述第二S/D特征的掺杂半导体层与所述虚设沟道层交叠。8.根据权利要求1所述的半导体结构，其中，所述第一S/...

【专利技术属性】
技术研发人员：江国诚，朱熙宁，陈冠霖，郑嵘健，王志豪，程冠伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：