本申请实施例公开了一种具有低传输延迟的电平转换器，包括：一低电平调整电路，根据一输入信号选择性地将一第一输入节点与一第二输入节点二者中之一的电平拉低至一第一低电源电压；一第一比较电路，将该第一输入节点的电平与一第二低电源电压中具有较高电平的一者输出至一第一输出节点，其中该第二低电源电压高于该第一低电源电压；以及一高电平调整电路，根据该第一输入节点的电平与该第二输入节点的电平选择性地调整该第一输出节点的电平，以产生一输出信号。以产生一输出信号。以产生一输出信号。
【技术实现步骤摘要】
具有低传输延迟的电平转换器
[0001]本申请是关于电平转换器，尤其是关于可快速切换信号电平的电平转换器。
技术介绍
[0002]电子装置通常包含数个不同的电路系统。在一些应用中，这些电路系统可能操作在不同的电压电平。为使这些电路系统可相互传递资料或信号，可在这些电路系统之间设置电平转换器(level shifter)，以确保信号的电平符合对应电路系统的电压电平。在一些相关技术中，电平转换器使用交叉耦合(cross
‑
coupled)的多个反相器来进行电平转换。然而，由于其它钳位电路的影响以及这些反相器的操作延迟，会使得信号的电平切换过程中产生较大的传输延迟。如此，将会影响信号的切换过程出现延迟，使得信号的转态边缘产生较高的不确定性。
技术实现思路
[0003]在一些实施例中，本申请的目的之一在于提供一种具有低传输延迟的电平转换器，以改善先前技术的不足。
[0004]在一些实施例中，电平转换器包含低电平调整电路、第一比较电路以及高电平调整电路。低电平调整电路根据一输入信号选择性地将一第一输入节点与一第二输入节点二者中之一的电平拉低至一第一低电源电压。第一比较电路将该第一输入节点的电平与一第二低电源电压中具有较高电平的一者输出至一第一输出节点，其中该第二低电源电压高于该第一低电源电压。高电平调整电路根据该第一输入节点的电平与该第二输入节点的电平选择性地调整该第一输出节点的电平，以产生一输出信号。
[0005]在一些实施例中，电平转换器可提供额外的路径来快速调整输出节点的电平，进而降低信号的电平切换过程中所产生的延迟。如此，可使电平转换器所产生的输出信号具有快速切换的转态边缘，进而降低输出信号的转态边缘的不确定性。
附图说明
[0006]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0007]图1是本申请实施例提供一种电平转换器的示意图；
[0008]图2是本申请实施例提供的图1的电平转换器的电路示意图；
[0009]图3A是本申请实施例提供的当图2中的输入信号具有低逻辑值时电平转换器的操作示意图；
[0010]图3B是本申请实施例提供的当图2中的输入信号具有高逻辑值时电平转换器的操作示意图；
[0011]图4A是本申请实施例提供的一种电平转换器的示意图；
[0012]图4B是本申请实施例提供的图4A中的相关信号的波形图；以及
[0013]图5是本申请实施例提供的输入输出驱动器的示意图。
[0014]附图标记：
[0015]100:电平转换器
[0016]110:低电平调整电路
[0017]112,114:反相器
[0018]120,130:比较电路
[0019]140:高电平调整电路
[0020]142,144:反相器
[0021]400:电平转换器
[0022]410:选择电路
[0023]411,412:反相器
[0024]413,414:逻辑门
[0025]415:多任务器
[0026]500:输入输出驱动器
[0027]501:输入输出点
[0028]510:电平转换器
[0029]520:延迟匹配电路
[0030]530:非重叠电路
[0031]540:保护电路
[0032]A,B:控制节点
[0033]D1,D2:二极管
[0034]I1,I2:输入节点
[0035]MN1,MN2,MP1,MP2,N1～N4,P1～P8:晶体管
[0036]O1,O2:输出节点
[0037]S1～S5:信号
[0038]SC1,SC2:控制信号
[0039]SEL:选择信号
[0040]SIN:输入信号
[0041]VDDH,VDDL:高电源电压
[0042]VN,VP:钳位信号
[0043]VO,VO
’
:输出信号
[0044]VSS,VSSH,VSSL:低电源电压。
具体实施方式
[0045]本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本申请的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与含义。同样地，本申请亦不仅以于此说明书所示出的各种实施例为限。
[0046]关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个组件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
[0047]图1是本申请实施例提供的一种电平转换器100的示意图。电平转换器100可用来转换信号的电平，以适用于不同电源域(power domain)的电压范围。例如，电平转换器100可自其它数字电路(未示出)接收输入信号SIN，其中输入信号SIN的电平范围可为低电源电压VSSL至高电源电压VDDL。电平转换器100可根据输入信号SIN产生输出信号VO，其中输出信号VO的电平的范围为低电源电压VSSH至高电源电压VDDH，其中高电源电压VDDH高于低电源电压VSSH，低电源电压VSSH可高于或相同于高电源电压VDDL，且高电源电压VDDL高于低电源电压VSSL。
[0048]电平转换器100包含低电平调整电路110、比较电路120、比较电路130以及高电平调整电路140。低电平调整电路110根据输入信号SIN选择性地拉低输入节点I1与输入节点I2二者之一的电平至高电源电压VDDL。比较电路120将输入节点I1的电平与低电源电压VSSH中具有较高电平的一者输出至输出节点O1。比较电路130将输入节点I2的电平与低电源电压VSSH中具有较高电平的一者输出至输出节点O2。高电平调整电路140根据输入节点I1的电平以及输入节点I2的电平选择性地调整输出节点O1的电平以及输出节点O2的电平，并根据输出节点O2的电平产生输出信号VO。
[0049]在一些实施例中，低电平调整电路110操作于第一电源域，其由低电源电压VSSL以及高电源电压VDDL定义。低电平调整电路110可将输入信号SI N的振幅拉高至高电源电压VDDL或拉低至低电源电压VSSL，并据此调整输入节点I1的电平以及输入节点I2的电平。高电平调整电路140操作于第二电源域，其由低电源电压VSSH以及高电源电压VDDH定义。高电平调整电路140可进一步地根据输入节点I1的电平以及输入节点I2的电平将输出节点O1(以及输出节点O2)的电平拉升至高电源电压VDDH或低电源电压VSSH，并据此产生输出信号VO。
[0050]如后本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有低传输延迟的电平转换器，其特征在于，包括：一低电平调整电路，根据一输入信号选择性地将一第一输入节点与一第二输入节点二者中之一的电平拉低至一第一低电源电压；一第一比较电路，将该第一输入节点的电平与一第二低电源电压中具有较高电平的一者输出至一第一输出节点，其中该第二低电源电压高于该第一低电源电压；以及一高电平调整电路，根据该第一输入节点的电平与该第二输入节点的电平选择性地调整该第一输出节点的电平，以产生一输出信号。2.根据权利要求1所述的电平转换器，其特征在于，该低电平调整电路操作于一第一电源域，该高电平调整电路操作于一第二电源域，该第一电源域由该第一低电源电压与一第一高电源电压定义，该第二电源域由该第二低电源电压与一第二高电源电压定义，且该第二高电源电压高于该第一高电源电压。3.根据权利要求1所述的电平转换器，其特征在于，该低电平调整电路包含：一第一反相器，根据该输入信号产生一第一信号；一第二反相器，根据该第一信号产生一第二信号；一第一晶体管，经由一高电源电压偏压，并根据该第一信号选择性地将该第二输入节点的电平拉低至该第一低电源电压；以及一第二晶体管，经由该高电源电压偏压，并根据该第二信号选择性地将该第一输入节点的电平拉低至该第一低电源电压。4.根据权利要求1所述的电平转换器，其特征在于，该高电平调整电路包含：一第一晶体管，根据一第二输出节点的电平选择性地拉升一第一控制节点的电平至一高电源电压；一第二晶体管，根据该第一输出节点的电平选择性地拉升一第二控制节点的电平至该高电源电压；一第三晶体管，根据该第二控制节点的电平选择性地拉低该第一控制节点的电平至该第二低电源电压；一第四晶体管，根据该第一控制节点的电平选择性地拉低该第二控制节点的电平至该第二低电源电压；一第五晶体管，经由该第二低电源电压偏压，并根据该第一控制节点的电平选择性导通以调整该第一输入节点的电平；以及一...
【专利技术属性】
技术研发人员：宋兆钧，许哲纶，李昶翰，
申请(专利权)人：星宸科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。