芯片的测试方法、系统、设备及存储介质技术方案

本公开实施例提供一种芯片的测试方法、系统、设备及存储介质，涉及半导体技术领域，用于解决相关技术中芯片的测试方法存在测试精度差的技术问题，该测试方法包括获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；根据多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定目标晶圆的质量风险等级；根据目标晶圆的质量风险等级，确定芯片在FT测试中的目标测试流程；根据目标测试流程，对芯片进行FT测试。本公开根据芯片在CP测试中的测试值来确定芯片在FT测试中的目标测试流程，以实现CP测试和FT测试的联动，进而达到提前预警出可能存在重大产品质量风险的芯片的目的，提高了芯片的质量。提高了芯片的质量。提高了芯片的质量。

【技术实现步骤摘要】
芯片的测试方法、系统、设备及存储介质


[0001]本公开实施例涉及半导体
，尤其涉及一种芯片的测试方法、系统、设备及存储介质。

技术介绍

[0002]目前对于芯片的测试通常包括晶圆测试(Circuit Probing、Chip Probing，简称CP测试)和芯片测试(Final Test，简称FT测试)，其中，CP测试用于对封装前的芯片进行测试，FT测试用于对封装后的芯片进行测试，通过CP测试和FT测试对芯片的质量进行把控。
[0003]但是，上述的测试方式具有测试精度差的缺陷。

技术实现思路

[0004]鉴于上述问题，本公开实施例提供一种芯片的测试方法、系统、设备及存储介质，用于提高测试方法的测试精度，进而提高芯片的质量。
[0005]本公开实施例的第一方面提供一种芯片的测试方法，其包括：
[0006]获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；
[0007]根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；...

【技术保护点】

【技术特征摘要】
1.一种芯片的测试方法，其特征在于，所述测试方法包括：获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值；根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级；根据所述目标晶圆的质量风险等级，确定所述芯片在FT测试中的目标测试流程；根据所述目标测试流程，对所述芯片进行FT测试。2.根据权利要求1所述的芯片的测试方法，其特征在于，所述获取用于制作芯片的多个目标晶圆在CP测试中的多个测试项目的测试值的步骤之前，所述方法还包括：获取多个所述晶圆在CP测试中的历史测试数据；根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围。3.根据权利要求2所述的芯片的测试方法，其特征在于，所述根据多个所述历史测试数据，确定晶圆的各质量风险等级的阈值范围包括：根据多个所述历史测试数据，确定多个所述历史测试数据的分布图形；根据所述分布图形，确定多个历史测试数据的平均值；根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围。4.根据权利要求3所述的芯片的测试方法，其特征在于，所述根据平均值与预设公式，确定所述晶圆的各质量风险等级的阈值范围包括：根据平均值和三倍标准差公式，得到所述晶圆的各质量风险等级的阈值范围，各质量风险等级包括第一质量风险等级、第二质量风险等级和第三质量风险等级；所述第一质量风险等级的阈值范围为【μ
‑
σ，μ+σ】，所述第二质量风险等级的阈值范围为【μ
‑
2σ，μ
‑
σ】和【μ+σ，μ+2σ】的并集，所述第三质量风险等级的阈值范围为【μ
‑
3σ，μ
‑
2σ】和【μ+2σ，μ+3σ】的并集，其中，μ为平均值，σ为标准差。5.根据权利要求4所述的芯片的测试方法，其特征在于，所述根据所述多个测试项目的测试值和预先获取的晶圆的各质量风险等级的阈值范围，确定所述目标晶圆的质量风险等级，包括：若每个目标晶圆的所有测试项目的测试值位于晶圆的第一质量风险等级的阈值范围内，则判断所述目标晶圆不处于各个风险等级中；若其中一个目标晶圆的所有测试项目的测试值的至少一个位于晶圆的第二质量风险等级和第三质量风险等级的阈值范围内，则判断该目标晶圆的质量风险等级为第一等级；若其中一个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级的阈值范围外，则判断该目标晶圆的质量风险等级为第二等级；若连续三个所述目标晶圆中，至少两个所述目标晶圆的所有测试项目的测试值中至少一个位于第三质量风险等级外，则判断该目标晶圆的质量风险等级为第三等级；所述第一等级、所述第二等级和所述第三等级的风险等级值依次增加。6.根据权利要求5所述的芯片的测试方法，其特征在于，所述根据所述目标晶圆的...

【专利技术属性】
技术研发人员：周坤，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：