一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路制造技术

本发明专利技术属于电力电子器件的驱动技术领域，具体涉及一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路，所述驱动电路包括驱动信号选通电路、负压产生电路和比较器控制电路。所述驱动信号选通电路用于选通正负方波，以驱动GaN功率器件，所述负压产生电路用于产生负电压，以防止GaN功率器件关断期间的误导通，所述比较器控制电路用于实现中间电平钳位，以防止GaN功率器件开通瞬间的反向击穿。本发明专利技术中间电平箝位响应速度更快，使得GaN功率器件可安全工作在5MHz及以上开关频率，充分发挥GaN功率器件高频应用的优势；负压产生电路结构简单且具有更宽的工作频率范围，使其可驱动的开关管包括但不限于高频GaN功率器件；同时具有降低驱动电路损耗的优势。低驱动电路损耗的优势。低驱动电路损耗的优势。

【技术实现步骤摘要】
一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路


[0001]本专利技术属于电力电子器件的驱动
，具体涉及一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路。

技术介绍

[0002]高频GaN功率器件相比第一代半导体Si功率器件具有更小的寄生电容，这使得其开关损耗进一步降低，且开关频率可达到MHz以上的级别，可有效降低磁性元件的体积，提高系统的变换效率和功率密度，因此被广泛应用于消费快充、汽车电子等功率变换领域。
[0003]由于开关速度快，GaN功率器件漏源极之间的快速电压变化(dv/dt)常伴随在其直流高压电路应用中，这种dv/dt现象会在GaN功率器件的栅极产生正向或负向串扰尖峰脉冲。此外，由于GaN材料具有较高的电子迁移率，所以GaN功率器件常应用在MHz以上级别的高频开关场合。目前商用GaN功率器件的最小阈值电压约为0.8～1.1V，最小栅极安全负压仅为
‑
4～
‑
10V，开关频率可达10MHz以上。因此在高开关频率工况下，dv/dt正负串扰使高频GaN功率器件在关断过程中极易出现误导通和反向击穿等问题，进而影响系统的高效可靠工作。
[0004]在已有抑制dv/dt串扰的多电平驱动方案中，包括但不限于高频GaN功率器件驱动，基本技术路径主要包括：1)采用单个电源，多个控制信号，2)采用单个控制信号，多个电源(正电源、负电源和中间电平电源)，3)采用单个电源，单个控制信号。
[0005]采用单个电源，多个控制信号的技术思路是借助电容电荷泵产生负压的原理，配合PWM控制信号产生驱动回路所需要的负电压，该思路在多电平驱动中仅需单个电压源，降低了设计成本，但辅助控制信号的引入增加了控制的复杂程度。采用单个控制信号，多个电源(正电源、负电源和中间电平电源)的技术思路是在高频GaN功率器件关断期间通过辅助电路控制PMOS管的通断，从而实现中间电平钳位，但多个电源的方式又增加了电路和板级设计的复杂程度及成本。采用单个电源，单个控制信号的技术思路是将上述两种方案的优势相结合，不仅能够抑制串扰同时电路设计简单，但在用以产生钳位中间电平控制信号的辅助电路中，通常采用的是RC延时电路的方案。
[0006]RC延时电路是利用电容充放电的电压变化波形控制PMOS管的通断，进而实现中间电平的钳位。该电路虽然结构简单，但RC电路的电压变化缓慢，在已有方案中电平钳位的响应时间最快为100ns左右。对于具有高频开关优势的GaN功率器件来说，100ns的响应速度会导致其在5MHz(T/2＝100ns)及以上频率的开关应用中，仍然存在因负电平不能被及时抬升至零电平附近，同时叠加负向尖峰脉冲造成高频GaN功率器件被反向击穿器件的风险。因此，采用RC延时电路产生中间电平钳位控制信号的方案难以发挥GaN功率器件5MHz及以上频率的高频开关特性。

技术实现思路

[0007]本专利技术的目的在于克服上述方案3)多电平驱动中所存在的问题，提出了一种改进
的、适用于GaN功率器件5MHz及以上开关频率的多电平驱动电路。该电路不仅实现了方案3)单个电源和单个控制信号抑制dv/dt正负串扰的功能，而且借助低延迟的高速比较器产生用以控制PMOS管通断的信号，实现了PMOS管更快的开通速度，使多电平驱动适用于高频GaN功率器件在5MHz及以上频率的开关应用中。此外，当该电路中的负压产生电路配合本专利技术所述比较器控制电路时，可稳定工作在更宽的工作频率范围内，使其可驱动的开关管包括但不限于高频GaN功率器件，并具有降低驱动电路损耗的优势。
[0008]为实现上述目的，本专利技术采用的技术方案是：一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路，所述驱动电路包括驱动信号选通电路、负压产生电路和比较器控制电路。所述驱动信号选通电路用于选通正负方波，以驱动GaN功率器件，所述负压产生电路用于产生负电压，以防止GaN功率器件关断期间的误导通，所述比较器控制电路用于实现中间电平钳位，以防止GaN功率器件开通瞬间的反向击穿。本专利技术中间电平箝位响应速度更快，使得GaN功率器件可安全工作在5MHz及以上开关频率，充分发挥GaN功率器件高频应用的优势；负压产生电路结构简单且具有更宽的工作频率范围，使其可驱动的开关管包括但不限于高频GaN功率器件；同时具有降低驱动电路损耗的优势。
[0009]进一步地，所述驱动信号选通电路，包括：PMOS管M1和NMOS管M2，其中所述PMOS管M1的源极与半桥驱动IC的输出端相连，用于选通半桥驱动IC产生的正方波；所述NMOS管M2的源极与负压产生电路的输出端相连，用于选通负压产生电路产生的负方波，所述PMOS管M1的栅极与NMOS管M2的栅极共同接地，用于为正负脉冲的选通做参考。
[0010]所述负压产生电路，包括：电容C1和肖特基二极管D1，其中所述电容C1的一端与半桥驱动IC的输出端相连，肖特基二极管D1的阴极与电路参考点相连，所述电容C1的另一端与肖特基二极管D1的阳极串联，且中间节点作为负压产生电路的输出端。
[0011]所述比较器控制电路，包括：高速比较器芯片U1、RC并联电路、限流电阻R1和R3、肖特基二极管D2和PMOS管M3，其中所述RC并联电路的一端与高速比较器芯片U1的同相输入端相连，所述限流电阻R1和R3分别与高速比较器芯片U1的同相和反相输入端相连，所述PMOS管M3的栅极与高速比较器芯片U1的输出端相连，漏极与肖特基二极管D3的阳极相连，所述肖特基二极管D3的阴极与被驱动高频GaN功率器件的栅极相连。
[0012]需要说明的是，dv/dt现象存在的本质原因是应用直流电压高或器件开关速度快，因此，诸如SiC MOSFET、SiC IGBT等宽禁带器件尽管开关速度低于高频GaN功率器件，但其应用的直流电压更高，dv/dt串扰问题依然是驱动中不可忽视的重要因素，所以本专利技术所述多电平驱动的拓扑及方法，适用范围包括所有在开关应用中存在dv/dt串扰影响的功率器件，而不局限于高频GaN功率器件，并且具体电路参数由具体器件本身的特性所决定。
[0013]通过采用上述的技术方案，本专利技术的有益效果在于：
[0014]本专利技术提出了一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路。该电路不仅实现了单个电源和单个控制信号抑制dv/dt正负串扰的功能，且具有以下优点：1)可抑制高频GaN功率器件在5MHz及以上开关频率应用中的正负串扰影响，本专利技术所述比较器控制电路借助低延迟的高速比较器产生用以控制PMOS管通断的信号，由于高速比较器的输出信号是一个快速跃变的方波信号，因此相对RC延时电路可实现PMOS管更快的导通。经仿真验证，本专利技术实现了PMOS管8ns的开通速度，相较于RC延时电路提高了十倍以上，可有效避免高频GaN功率器件在5MHz及以上频率的开关应用中，因负电平不能及时抬起所造成高频GaN
功率器件被反向击穿器件的风险；2)负压产生电路结构简单且具有更宽的工作频率范围，本专利技术所述负压产生电路仅由一个电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制高频GaN功率器件dv/dt串扰的多电平驱动电路，所述驱动电路包括：驱动信号选通电路、负压产生电路和比较器控制电路，所述驱动信号选通电路用于选通正负方波，以驱动GaN功率器件，所述负压产生电路用于产生负电压，以防止GaN功率器件关断期间的误导通，所述比较器控制电路用于实现中间电平钳位，以防止GaN功率器件开通瞬间的反向击穿。2.根据权利要求1，所述抑制高频GaN功率器件dv/dt串扰的多电平驱动电路，其特征在于，所述驱动信号选通电路，包括：PMOS管M1和NMOS管M2，其中所述PMOS管M1的源极与半桥驱动IC的输出端相连，用于选通半桥驱动IC产生的正方波；所述NMOS管M2的源极与负压产生电路的输出端相连，用于选通负压产生电路产生的负方波，所述PMOS管M1的栅极与NMOS管M2的栅极共同接地，用于为正负脉冲的选通做参考。3.根据权利要求1，所述抑制高频GaN功率器件dv/dt串扰的多电平驱动电路，其特征在于，所述负压产生电路，包括：电容C1和肖特基二极管D1，其中所述电容C1的一端与半桥驱动...

【专利技术属性】
技术研发人员：陶明，王潇男，周骞，
申请(专利权)人：湖南大学，
类型：发明
国别省市：