一种驱动保护电路及驱动设备制造技术

本实用新型专利技术提供了一种驱动保护电路及驱动设备，驱动保护电路包括：第一三极管、第二三极管、第三三极管、第四三极管、PMOS管、驱动单元、触发器、第一供电端和第二供电端，第一三极管的发射极和基极分别连接第一供电端，第一三极管的集电极连接第二三极管的基极；第二三极管的集电极分别连接第二供电端和所述触发器；第三三极管的集电极连接PMOS管的栅极，第三三极管的基极分别连接驱动单元和第四三极管的集电极；第四三极管的基极连接触发器；PMOS管的栅极连接第一供电端，其源极连接第一三极管的基极，其漏极外接负载。本实用新型专利技术实现了对负载和PMOS管的保护。负载和PMOS管的保护。负载和PMOS管的保护。

【技术实现步骤摘要】
一种驱动保护电路及驱动设备


[0001]本技术涉及半导体
，具体而言，涉及一种驱动保护电路及驱动设备。

技术介绍

[0002]在各类电子设备的使用过程中，各类电子设备作为负载在遇到电流过大或电子设备出现电路故障时，若供电电源持续为负载供电，极易导致电子设备产生其他故障甚至损毁，需要在电流过大或电子设备出现电路故障时及时切断供电电源。对于这种情形，常规处理方案仅使用P沟道型场效应晶体管(Positive Channel Metal Oxide Semiconductor，PMOS)来实现大电流时切断供电电源，但这样无法保证PMOS管自身的安全性，会直接烧毁P型场效应管，甚至导致火灾，进而影响所驱动的电子设备的安全。

技术实现思路

[0003]本申请提供了一种驱动保护电路及驱动设备，能够至少解决上述部分技术问题。
[0004]第一方面，本申请实施例提供了一种驱动保护电路，所述驱动保护电路包括第一三极管、第二三极管、第三三极管、第四三极管、PMOS管、驱动单元、触发器、第一供电端和第二供电端，其中，所述第一三极管为PNP型三极管，所述第二三极管、所述第三三极管和所述第四三极管均为NPN型三极管，其中，
[0005]所述第一三极管的发射极和基极分别连接所述第一供电端，所述第一三极管的集电极连接所述第二三极管的基极；
[0006]所述第二三极管的集电极分别连接所述第二供电端和所述触发器，所述第二三极管的发射极接地；
[0007]所述第三三极管的集电极连接所述PMOS管的栅极，所述第三三极管的基极分别连接所述驱动单元和所述第四三极管的集电极，所述第三三极管的发射极接地；
[0008]所述第四三极管的基极连接所述触发器，所述第四三极管的发射极接地；
[0009]所述PMOS管的栅极连接所述第一供电端，所述PMOS管的源极连接所述第一三极管的基极，所述PMOS管的漏极外接负载。
[0010]在一种可能的实施方式中，所述触发器包括复位引脚、输出引脚、指令引脚和供电引脚；
[0011]所述复位引脚通过第一电阻连接所述第二供电端；
[0012]所述输出引脚连接所述第四三极管的基极；
[0013]所述指令引脚通过第二电阻连接第二供电端，所述指令引脚还连接所述第二三极管的集电极；
[0014]所述供电引脚连接所述第二供电端，所述供电引脚还通过第一电容接地。
[0015]在一种可能的实施方式中，所述驱动保护电路包括第一保护支路，其中，所述第一保护支路包括串联的第一二极管和第三电阻；
[0016]所述第一二极管的正极连接所述PMOS管的漏极，所述第一二极管的负极分别连接
所述第三电阻的一端和所述负载，所述第三电阻的另一端接地。
[0017]在一种可能的实施方式中，所述驱动保护电路还包括第二保护支路，其中，所述第二保护支路包括串联的第四电阻和第五电阻；
[0018]所述第四电阻的一端连接所述第一供电端，所述第四电阻的另一端连接所述第五电阻的一端，所述第五电阻的另一端连接所述第一三极管的基极。
[0019]在一种可能的实施方式中，所述驱动单元包括脉冲输入端、第六电阻、第七电阻和第八电阻，其中，所述第六电阻的一端分别连接所述脉冲输入端和第七电阻的一端，所述第六电阻的另一端接地；
[0020]所述第七电阻的另一端分别连接所述第八电阻的一端和所述第四三极管的集电极，所述第八电阻的另一端连接所述第三三极管的基极。
[0021]在一种可能的实施方式中，所述驱动保护电路还包括第三保护支路，其中所述第三保护支路包括第九电阻和第十电阻；
[0022]所述第九电阻的第一端连接所述第二三极管的基极，所述第九电阻的第二端分别连接所述第一三极管的集电极和所述第十电阻的第一端，所述第十电阻的第二端连接所述第二三极管的发射极。
[0023]在一种可能的实施方式中，所述驱动保护电路还包括第四保护支路，其中，所述第四保护支路包括第十一电阻、第十二电阻和第十三电阻；
[0024]所述第十一电阻的一端连接所述第一供电端，所述第十一电阻的另一端分别连接所述第十二电阻的一端和第十三电阻的一端，所述第十二电阻的另一端连接所述第三三极管的集电极，所述第十三电阻的另一端连接所述PMOS管的栅极。
[0025]在一种可能的实施方式中，所述驱动保护电路还包括第二二极管，所述第二二极管的正极连接所述PMOS管的漏极，所述第二二极管的负极连接所述PMOS管的源极。
[0026]在一种可能的实施方式中，所述触发器的型号包括GN74D。
[0027]第二方面，本申请实施例提供了一种驱动设备，所述驱动设备包括负载以及如第一方面中所述的驱动保护电路。
[0028]本申请实施例提供的驱动保护电路及驱动设备的有益效果是：
[0029]通过直接或间接连接的第一三极管、第二三极管、第三三极管、第四三极管、PMOS管、驱动单元、触发器、第一供电端和第二供电端，可在PMOS管外接负载正常运行的情况下，将PMOS管作为开关器件并实现PMOS管的打开，在PMOS管外接负载出现故障或电路中电流过大时，快速断开PMOS管，既不会进一步对外接负载造成损坏，保证了外接负载的安全，又保证了PMOS管自身的安全。
附图说明
[0030]为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0031]图1示出了本申请实施例提供的一种驱动保护电路的电路原理图；
[0032]图2示出了本申请实施例提供的一种驱动保护电路所涉及的触发器的引脚排列
图；
[0033]图3示出了本申请实施例提供的一种驱动保护电路所涉及的第一保护支路的电路原理图；
[0034]图4示出了本申请实施例提供的一种驱动保护电路所涉及的驱动单元的电路原理图。
[0035]图标：第一三极管Q1，第二三极管Q2，第三三极管Q3，第四三极管Q4，第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6，第七电阻R7，第八电阻R8，第九电阻R9，第十电阻R10，第十一电阻R11，第十二电阻R12，第十三电阻R13，第十四电阻R14，第一电容C1，第二电容C2，第一二极管D1，第二二极管D2；
[0036]驱动单元140，触发器110，第一供电端120，第二供电端130，第一保护支路210，第二保护支路220，第三保护支路230，第四保护支路240。
具体实施方式
[0037]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动保护电路，其特征在于，所述驱动保护电路包括第一三极管、第二三极管、第三三极管、第四三极管、PMOS管、驱动单元、触发器、第一供电端和第二供电端，其中，所述第一三极管为PNP型三极管，所述第二三极管、所述第三三极管和所述第四三极管均为NPN型三极管，其中，所述第一三极管的发射极和基极分别连接所述第一供电端，所述第一三极管的集电极连接所述第二三极管的基极；所述第二三极管的集电极分别连接所述第二供电端和所述触发器，所述第二三极管的发射极接地；所述第三三极管的集电极连接所述PMOS管的栅极，所述第三三极管的基极分别连接所述驱动单元和所述第四三极管的集电极，所述第三三极管的发射极接地；所述第四三极管的基极连接所述触发器，所述第四三极管的发射极接地；所述PMOS管的栅极连接所述第一供电端，所述PMOS管的源极连接所述第一三极管的基极，所述PMOS管的漏极外接负载。2.根据权利要求1所述的驱动保护电路，其特征在于，所述触发器包括复位引脚、输出引脚、指令引脚和供电引脚；所述复位引脚通过第一电阻连接所述第二供电端；所述输出引脚连接所述第四三极管的基极；所述指令引脚通过第二电阻连接第二供电端，所述指令引脚还连接所述第二三极管的集电极；所述供电引脚连接所述第二供电端，所述供电引脚还通过第一电容接地。3.根据权利要求1所述的驱动保护电路，其特征在于，所述驱动保护电路包括第一保护支路，其中，所述第一保护支路包括串联的第一二极管和第三电阻；所述第一二极管的正极连接所述PMOS管的漏极，所述第一二极管的负极分别连接所述第三电阻的一端和所述负载，所述第三电阻的另一端接地。4.根据权利要求1所述的驱动保护电路，其特征在于，所述驱动保护电路还包括第二保护支路，其中，所述第二保护支路包括串联的第四电...

【专利技术属性】
技术研发人员：吴思晓，徐年锋，陈育，尹红兵，
申请(专利权)人：广州大华德盛热管理科技股份有限公司，
类型：新型
国别省市：