射频开关电路制造技术

本发明专利技术公开了一种射频开关电路，包括信号输入端、信号输出端和晶体管堆栈电路；晶体管堆栈电路包括N个晶体管，第i

【技术实现步骤摘要】
射频开关电路


[0001]本专利技术涉及射频
，尤其涉及一种射频开关电路。

技术介绍

[0002]随着移动通信技术的发展，出现了多种通信标准并存的局面，因此，射频前端架构一般集成多个模式和不同频段的射频功率放大器，并通过射频开关电路选择所需的射频功率放大器，来建立射频信号的接收和发射通道，以实现在不同的通信网络之间进行切换。
[0003]目前，射频前端架构中大多包括多个射频开关电路，每个射频开关电路均由多个射频开关器件串联而成。然而，由于射频开关电路工作时，分布在射频开关电路中的各个射频开关器件(晶体管)上的电压不一致，从而导致每一个晶体管上的电压分压不均匀，容易导致射频开关电路中的射频开关器件损坏。

技术实现思路

[0004]本专利技术实施例提供一种射频开关电路，以解决射频开关电路容易被损坏的问题。
[0005]一种射频开关电路，包括信号输入端、信号输出端和晶体管堆栈电路；
[0006]所述晶体管堆栈电路包括N个晶体管，第一个所述晶体管的第一端与所述信号输入端连接，所述第一个所述晶体管的第二端与第二个所述晶体管的第一端连接，第i
‑
1个所述晶体管的第二端与第i个所述晶体管的第一端连接，第i个所述晶体管的第二端与所述信号输出端连接，其中，2≤i≤N；
[0007]每一所述晶体管被实现为梳指配置器件，每一所述晶体管的总宽度计算公式为：W＝FW*F*M，其中，W为晶体管的总宽度，FW为栅极梳指的宽度，F为栅极梳指的数量，M为并联梳指管的数量；
>[0008]第一个所述晶体管中的W值最大，第N个所述晶体管中的W值最小；
[0009]每一所述晶体管的FW值被配置为使得所述晶体管的击穿电压大于其两端所承受的峰值电压，其中，所述晶体管的击穿电压与所述FW值呈负相关。
[0010]进一步地，第一个所述晶体管中的W值至所述第N个所述晶体管中的W值依次减小。
[0011]进一步地，所述晶体管的第一端为漏极，所述晶体管的第二端为源极；或者，所述晶体管的第一端为源极，所述晶体管的第二端为漏极。
[0012]进一步地，每一所述晶体管中的FW值小于第一阈值，所述第一阈值为20微米。
[0013]进一步地，N个所述晶体管中相邻两个所述晶体管之间的总宽度关系为：其中，W
n+1
为第N个晶体管的总宽度，Wn为第N
‑
1个晶体管的总宽度。
[0014]进一步地，N个所述晶体管中第一个所述晶体管至第a个所述晶体管中的并联梳指管的数量M，大于第a+1个所述晶体管至第N个所述晶体管中的并联梳指管的数量M，其中，2
≤a≤N。
[0015]进一步地，N个所述晶体管中第一个所述晶体管至第a个所述晶体管中的栅极梳指的数量F，大于第a+1个所述晶体管至第N个所述晶体管中的栅极梳指的数量F，其中，2≤a≤N。
[0016]进一步地，所述晶体管的第一端为漏极，所述晶体管的第二端为源极；所述第一个所述晶体管至第a个所述晶体管中的每一晶体管包括第一梳值管和第二梳值管；所述第a+1个所述晶体管至第N个所述晶体管的每一晶体管包括第三梳值管；
[0017]第一个所述晶体管的中的第一梳值管的第一触点和所述第二梳值管的第一触点与所述信号输入端相连，第一个所述晶体管的中的第一梳值管的第二触点和所述第二梳值管中的第二触点，与第二个所述晶体管的中的第一梳值管的第一触点和所述第二梳值管的第一触点相连，第a个所述晶体管的中的第一梳值管的第一触点和所述第二梳值管的第一触点，与第a
‑
1个所述晶体管的中的第一梳值管的第二触点和所述第二梳值管中的第二触点相连，第a个所述晶体管的中的第一梳值管的第二触点和所述第二梳值管中的第二触点，与第a+1个所述晶体管中的第三梳值管的第一触点相连，第N个所述晶体管中的第三梳值管的第一触点与第N
‑
1个所述晶体管中的第三梳值管的第二触点相连，第N个所述晶体管中的第三梳值管的第二触点与所述信号输出端相连；
[0018]进一步地，所述第一梳指管中的栅极梳指的栅宽方向和所述第二梳值管中的栅极梳指的栅宽方向相同；
[0019]所述第三梳值管中的栅极梳指的栅宽方向与所述第一梳指管中的栅极梳指的栅宽方向相差90度，或者，所述第三梳值管中的栅极梳指的栅宽方向与所述第一梳指管中的栅极梳指的栅宽方向相同。
[0020]一种射频开关电路，包括信号输入端、信号输出端和晶体管堆栈电路；
[0021]所述晶体管堆栈电路包括N个晶体管，第一个所述晶体管的第一端与所述信号输入端连接，所述第一个所述晶体管的第二端与第二个所述晶体管的第一端连接，第i
‑
1个所述晶体管的第二端与第i个所述晶体管的第一端连接，第i个所述晶体管的第二端与所述信号输出端连接，其中，2≤i≤N；
[0022]每一所述晶体管的总宽度计算公式为：W＝FW*F*M，其中，W为晶体管的总宽度，FW为栅极梳指的宽度，F为栅极梳指的数量，M为并联梳指管的数量；
[0023]第一个所述晶体管中的W值最大，第N个所述晶体管中的W值最小；至少部分晶体管的M大于或等于2。
[0024]进一步地，每一所述晶体管的栅极梳指的数量相同。
[0025]进一步地，N个所述晶体管中第一个所述晶体管至第a个所述晶体管中的M大于或等于2，其中，2≤a≤N。
[0026]上述射频开关电路，射频开关电路包括信号输入端、信号输出端和晶体管堆栈电路。晶体管堆栈电路包括N个晶体管，第一个晶体管的第一端与信号输入端连接，第一个晶体管的第二端与第二个晶体管的第一端连接，第i
‑
1个晶体管的第二端与第i个晶体管的第一端连接，第i个晶体管的第二端与信号输出端连接，其中，2≤i≤N；每一晶体管被实现为梳指配置器件，每一晶体管的总宽度计算公式为：W＝FW*F*M，其中，W为晶体管的总宽度，FW为栅极梳指的宽度，F为栅极梳指的数量，M为并联梳指管的数量；第一个晶体管中的W值最
或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0036]在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0037]为了彻底理解本专利技术，将在下列的描述中提出详细的结构及步骤，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频开关电路，其特征在于，包括信号输入端、信号输出端和晶体管堆栈电路；所述晶体管堆栈电路包括N个晶体管，第一个所述晶体管的第一端与所述信号输入端连接，所述第一个所述晶体管的第二端与第二个所述晶体管的第一端连接，第i
‑
1个所述晶体管的第二端与第i个所述晶体管的第一端连接，第i个所述晶体管的第二端与所述信号输出端连接，其中，2≤i≤N；每一所述晶体管被实现为梳指配置器件，每一所述晶体管的总宽度计算公式为：W＝FW*F*M，其中，W为晶体管的总宽度，FW为栅极梳指的宽度，F为栅极梳指的数量，M为并联梳指管的数量；第一个所述晶体管中的W值最大，第N个所述晶体管中的W值最小；每一所述晶体管的FW值被配置为使得所述晶体管的击穿电压大于其两端所承受的峰值电压，其中，所述晶体管的击穿电压与所述FW值呈负相关。2.如权利要求1所述的射频开关电路，其特征在于，第一个所述晶体管中的W值至所述第N个所述晶体管中的W值依次减小。3.如权利要求1所述的射频开关电路，其特征在于，所述晶体管的第一端为漏极，所述晶体管的第二端为源极；或者，所述晶体管的第一端为源极，所述晶体管的第二端为漏极。4.如权利要求1所述的射频开关电路，其特征在于，每一所述晶体管中的FW值小于第一阈值，所述第一阈值为20微米。5.如权利要求1所述的射频开关电路，其特征在于，N个所述晶体管中相邻两个所述晶体管之间的总宽度关系为：其中，W
n+1
为第N个晶体管的总宽度，Wn为第N
‑
1个晶体管的总宽度。6.如权利要求1所述的射频开关电路，其特征在于，N个所述晶体管中第一个所述晶体管至第a个所述晶体管中的并联梳指管的数量M，大于第a+1个所述晶体管至第N个所述晶体管中的并联梳指管的数量M，其中，2≤a≤N。7.如权利要求1所述的射频开关电路，其特征在于，N个所述晶体管中第一个所述晶体管至第a个所述晶体管中的栅极梳指的数量F，大于第a+1个所述晶体管至第N个所述晶体管中的栅极梳指的数量F，其中，2≤a≤N。8.如权利要求7所述的射频开关电路，其特征在于，所述晶体管的第一端为漏极，所述晶体管的第二端为源极；所述第一个所述晶体管至第a个所述晶体管中的每一晶体管包括第一梳值管和第二梳值管；所述第a+...

【专利技术属性】
技术研发人员：王蕴洲，王欢，奉靖皓，倪建兴，
申请(专利权)人：锐磐微电子科技上海有限公司，
类型：发明
国别省市：