【技术实现步骤摘要】
用于三维交叉点存储器的柱状选择晶体管
技术介绍
[0001]三维(3
‑
D)交叉点存储器阵列可以具有存储器单元的层级或层叠。然而，以此方式增加存储器单元的总数可能成比例地增加所需解码器晶体管的数量，从而增加解码器晶体管的总占用面积。因此，需要增加存储密度同时使解码器晶体管占用面积最小化的解决方案。
附图说明
[0002]在附图中通过示例而非限制的方式示出了本文所述的材料。为了图示的简单和清楚，图中所示的元件不一定按比例绘制。例如，为了清楚起见，可能相对于其他元件放大一些元件的尺寸。而且，为了讨论的清楚，各种物理特征可以以它们的简化的“理想”形式和几何形状来表示，但是仍然应当理解，实际的实施方式可以仅近似于所图示的理想情况。例如，可以不考虑由纳米制造技术形成的结构的有限粗糙度、圆角和不完美的成角度交叉特征来绘制平滑表面和正方形交叉。此外，在认为适当的情况下，在附图中重复附图标记以指示对应或类似的元件。
[0003]图1A是包括与分层存储器阵列耦合的垂直晶体管的存储器器件结构的截面图。
[0004]图1B...
【技术保护点】
【技术特征摘要】
1.一种存储器器件结构，包括：晶体管，所述晶体管包括：在源极和漏极之间的沟道，所述沟道沿着所述晶体管的纵轴；沿着与所述纵轴正交的第一方向的栅极电极；以及在所述栅极电极和所述沟道之间的栅极电介质层；与所述源极或所述漏极耦合的第一互连，所述第一互连与所述沟道共线；沿着与所述纵轴和所述第一方向二者正交的第二方向的一对第二互连；以及一对存储器单元，其中，所述一对存储器单元中的各个存储器单元包括选择器元件和存储器元件，其中所述一对存储器单元中的各个存储器单元的第一端子耦合到所述第一互连，并且其中，所述一对存储器单元中的各个存储器单元的第二端子耦合到所述一对第二互连中的各个第二互连。2.根据权利要求1所述的存储器器件结构，其中，所述一对存储器单元是第一层级内的第一对存储器单元，并且其中，所述存储器器件结构还包括：第二层级内的在所述第一对存储器单元之上的第二对存储器单元，其中，所述第二对存储器单元中的各个存储器单元包括选择器和存储器元件，并且其中，所述第二对存储器单元中的各个存储器单元的第一端子耦合到所述第一互连在所述第二层级内的部分；并且其中，所述第二对存储器单元中的各个存储器单元的第二端子耦合到一对第三互连中的各个第三互连，其中，所述一对第三互连平行于所述一对第二互连并且在所述一对第二互连之上。3.根据权利要求2所述的存储器器件结构，其中，所述第一对存储器单元中和所述第二对存储器单元中的存储器元件和选择器元件串联连接，并且其中，所述第一对存储器单元和所述第二对存储器单元中的各个存储器单元的存储器元件或选择器元件各自耦合到所述第一互连。4.根据权利要求1所述的存储器器件结构，其中，所述沟道包括多晶或非晶材料。5.根据权利要求4所述的存储器器件结构，其中，所述多晶或非晶材料包括In2O3、Ga2O3、ZnO、InGaZnO、InZnO、InGaO、GaZnO、InAlO、InSnO、InMgO、GaZnMgO、GaZnSnO、GaAlZnO、GaAlSnO、HfZnO、HfInZnO、HfAlGaZnO、InMgZnO、NbO、NiO、CoO、SnO、Cu2O、AgAlO、CuAlO3、AlScOC、Sr3BPO3、La2SiO4Se、LaCuSe、Rb2Sn2O3、La2O2S2、K2Sn2O3、Na2FeOSe2、ZnRh2O4或CuO
x,
，其中，x为1或2。6.根据权利要求1所述的存储器器件结构，其中，所述沟道围绕包括电介质材料的芯，其中，所述栅极电介质层围绕所述沟道，并且其中，所述栅极电极围绕所述栅极电介质层。7.根据权利要求6所述的存储器器件结构，其中，所述漏极在所述源极和所述芯之上，其中，所述漏极在所述沟道的邻近于所述栅极电介质层的部分之间，其中，所述源极与所述栅极电介质层和所述沟道的沿着所述第一方向延伸的部分相邻。8.根据权利要求7所述的存储器器件结构，其中，所述漏极和所述芯各自具有沿着所述第一方向基本上相同的横向厚度。9.根据权利要求6所述的存储器器件结构，其中，所述漏极在所述源极之上，其中，所述芯直接位于所述源极和所述漏极之间，并且其中，所述源极和所述漏极各自具有沿着所述第一方向基本上相同的横向厚度。
10.根据权利要求1所述的存储器器件结构，其中，所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。