内嵌有非易失性晶体管的静态随机存取存储器（SRAM）基元制造技术

本发明专利技术涉及内嵌有非易失性晶体管的静态随机存取存储器(SRAM)基元。本公开涉及一种结构，该结构包括：锁存电路；第一非易失性场效应晶体管(FET)，其连接到锁存电路的第一侧和位线；以及第二非易失性场效应晶体管(FET)，其连接到锁存电路的第二侧和互补位线。接到锁存电路的第二侧和互补位线。接到锁存电路的第二侧和互补位线。

【技术实现步骤摘要】
内嵌有非易失性晶体管的静态随机存取存储器(SRAM)基元


[0001]本公开涉及嵌入存储器基元中的非易失性晶体管，更具体地涉及用于嵌入静态随机存取存储器(SRAM)基元中的非易失性晶体管的电路和方法以及操作方法。

技术介绍

[0002]存储器器件被用作计算机或其他电子设备中的内部存储区域。用于在计算机中存储数据的一种特定类型的存储器是随机存取存储器(RAM)。RAM通常用作计算系统中的主要片上以及片外存储单元，并且通常是易失性的，因为一旦电源关断，RAM中存储的所有数据都会丢失。
[0003]静态随机存取存储器(SRAM)是RAM的一个例子。SRAM具有无需刷新即可保持数据的优点。典型的SRAM器件包括由个体SRAM基元的阵列。每个SRAM基元都能够存储表示逻辑数据位(例如，“0”或“1”)的二值电压值。
[0004]基于电荷陷阱晶体管(CTT)的存储阵列通常是具有大开销区域的独立阵列。例如，应用同时需要高速SRAM和CTT非易失性存储单独阵列的优势，这会导致高的单独外围成本。

技术实现思路

[0005]在本公开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：锁存电路；第一非易失性场效应晶体管(FET)，其连接到所述锁存电路的第一侧和位线；以及第二非易失性场效应晶体管(FET)，其连接到所述锁存电路的第二侧和互补位线。2.根据权利要求1所述的结构，其中所述第一非易失性场效应晶体管位于所述锁存电路和所述位线之间，所述第二非易失性场效应晶体管位于所述锁存电路和所述互补位线之间。3.根据权利要求1所述的结构，还包括位于所述第一非易失性场效应晶体管和所述锁存电路之间的第一存储节点以及位于所述第二非易失性场效应晶体管和所述锁存电路之间的第二存储节点。4.根据权利要求1所述的结构，其中所述锁存电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管。5.根据权利要求4所述的结构，其中所述第一PMOS晶体管和所述第二PMOS晶体管的每个栅极连接到存储节点以及所述第一NMOS晶体管和所述第二NMOS晶体管之一的栅极。6.根据权利要求1所述的结构，其中所述第一非易失性场效应晶体管和所述第二非易失性场效应晶体管包括电荷陷阱晶体管(CTT)。7.根据权利要求1所述的结构，其中所述第一非易失性场效应晶体管和所述第二非易失性场效应晶体管包括铁电场效应晶体管(FET)。8.根据权利要求1所述的结构，其中所述第一非易失性场效应晶体管和所述第二非易失性场效应晶体管包括磁电晶体管。9.根据权利要求1所述的结构，其中所述锁存电路以及所述第一非易失性场效应晶体管(FET)和所述第二非易失性场效应晶体管(FET)包括静态随机存取存储器SRAM。10.根据权利要求9所述的结构，其中所述SRAM被配置为执行写入操作，所述写入操作改变所述第一非易失性场效应晶体管和所述第二非易失性场效应晶体管的阈值电压(Vt)以将数据写入所述SRAM。11.根据权利要求10所述的结构，其中所述写入操作使用连接到所述第一非易失性场效应晶体管和所述第二非易失性场效应晶体管的栅极的字线的升压来将所述数据写入所述SRAM...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：