金属氧化物半导体电容器及其制作方法技术

本发明专利技术公开一种金属氧化物半导体(MOS)电容器及其制作方法，其中该MOS电容器包括一基底，具有电容器形成区域；离子阱，具有第一导电型，设置在基底中；一反掺杂区，具有第二导电型，设置在离子阱中；一电容介电层，设置在离子阱上；一栅电极，设置在电容介电层上；一源极掺杂区，具有第二导电型，设置在电容器形成区域内的栅电极的第一侧；以及一漏极掺杂区，具有第二导电型，设置在电容器形成区域内的栅电极的第二侧。的第二侧。的第二侧。

【技术实现步骤摘要】
金属氧化物半导体电容器及其制作方法


[0001]本专利技术涉及一种半导体结构，特别是涉及一种金属氧化物半导体(MOS)电容器及其制作方法。

技术介绍

[0002]近年来，由于移动装置(例如手机)的需求旺盛，CMOS图像传感器(ISP)电路越来越重要。ISP电路需要并联电容器的极板作为相关双重采样(CDS)中的倍压器(voltage doubler)和输入电容耦合(input capacitive coupling)。
[0003]目前常采用的电容器是制作在后段金属制作工艺的金属绝缘金属(metal
‑
insulator
‑
metal，MIM)电容器，其缺点是需要额外的光掩模，故制作成本较高。此外，MIM电容器对于后段制作工艺的变异较为敏感，其电容值相关于金属高度和金属轮廓。此外，MIM电容器占用了较大的芯片面积以及额外的后段金属布线。

技术实现思路

[0004]本专利技术的主要目的在于提供一种改良的金属氧化物半导体(MOS)电容器，能克服现有技术中的缺点和不足。r/>[0005]本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种金属氧化物半导体(MOS)电容器，其特征在于，包括：基底，其上包括电容器形成区域；离子阱，具有第一导电型，设置在所述基底中；反掺杂区，具有第二导电型，设置在所述电容器形成区域内的所述离子阱中；电容介电层，设置在所述电容器形成区域内的所述离子阱上；栅电极，设置在所述电容介电层上；源极掺杂区，具有所述第二导电型，设置在所述电容器形成区域内的所述栅电极的第一侧；以及漏极掺杂区，具有所述第二导电型，设置在所述电容器形成区域内的所述栅电极的第二侧。2.根据权利要求1所述的金属氧化物半导体电容器，其中，所述第一导电型为P型，所述第二导电型为N型。3.根据权利要求2所述的金属氧化物半导体电容器，其中，所述离子阱是P型阱，所述反掺杂区是N
+
掺杂区。4.根据权利要求1所述的金属氧化物半导体电容器，其中，所述反掺杂区位于所述源极掺杂区和所述漏极掺杂区之间，并且位于所述栅电极的正下方。5.根据权利要求1所述的金属氧化物半导体电容器，其中，所述反掺杂区与所述源掺杂区和所述漏极掺杂区合并。6.根据权利要求5所述的金属氧化物半导体电容器，其中，所述反掺杂区、所述源极掺杂区和所述漏极掺杂区电连接至低电压，并且其中所述栅电极电连接至高电压，从而跨越所述电容介电层构成电容。7.根据权利要求6所述的金属氧化物半导体电容器，其中，所述低电压是接地电压，且所述高电压在
‑
2.8V～2.8V之间。8.根据权利要求1所述的金属氧化物半导体电容器，其中，所述基板包括硅基板。9.根据权利要求1所述的金属氧化物半导体电容器，其中，所述电容介电层是核心电路氧化层。10.根据权利要求9所述的金属氧化物半导体电容器，其中，所述核心电路氧化层的厚度小于58埃。11.一种形成金属氧化物半导体(MOS)电容器的方法，包括：提供在其上包括电容器形成区域的基底；在所述基底中形成具有第一导电型的离子阱；在所述电容器形成区域内的所述离子阱中形成...

【专利技术属性】
技术研发人员：林建里，林威达，陈正国，罗大刚，陈奕全，马焕淇，游建文，卢冠廷，廖国佑，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：