电容器结构制造技术

一种电容器结构包含：第一导电区的第一岛状物和所述第一导电区的第二岛状物，其具有第一导电类型；第二导电区的岛状物，其具有不同于所述第一导电类型的第二导电类型；电介质，其覆盖在所述第一导电区的所述第一岛状物上；导体，其覆盖在所述电介质上；以及二极管的端子，其覆盖在所述第一导电区的所述第二岛状物上且覆盖在所述第二导电区的所述岛状物上。上且覆盖在所述第二导电区的所述岛状物上。上且覆盖在所述第二导电区的所述岛状物上。

【技术实现步骤摘要】
【国外来华专利技术】电容器结构


[0001]本公开大体上涉及集成电路元件，且确切地说，在一或多个实施例中，本公开涉及用于集成电路装置的电容器结构。

技术介绍

[0002]集成电路装置普遍存在于各种各样的电子装置中。一种特定类型包含存储器装置，时常被简称为存储器。存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
[0003]快闪存储器已发展成用于多种多样的电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程(其常常被称为写入)，存储器单元的阈值电压(Vt)的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
[0004]NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列中的行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常被称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的多于一个选择栅极的变型是已知的。
[0005]集成电路装置大体上包含多种用途的电容器。举例来说，去耦电容器可连接在电力总线与接地之间。另外，电压产生装置可能会在产生和调节输出电压电平(正或负)时利用耦合电容器和存储电容器。如果此类电容器在制造集成电路装置期间损坏，那么所述集成电路装置可能变得无法使用。
附图说明
[0006]图1是根据实施例的作为电子系统的部分与处理器通信的存储器的简化框图。
[0007]图2A到2B是可用于参考图1描述的类型的存储器中的存储器单元阵列的部分的示意图。
[0008]图3A到3E是根据实施例的具有电容器的集成电路装置的部分的示意图。
[0009]图4A到4B是相关技术的电容器的横截面图。
[0010]图5A到5F是根据实施例的电容器结构在各个制造阶段的横截面图。
[0011]图6是根据实施例的电容器结构在对应于图5D的制造阶段的平面图。
[0012]图7A到7B是根据实施例的电容器结构的部分在对应于图5C的制造阶段的横截面图。
[0013]图7C到7D是根据实施例的电容器结构的部分在对应于图5F的制造阶段的横截面图。
[0014]图8是根据实施例的形成电容器结构的方法的流程图。
具体实施方式
[0015]在以下详细描述中，参考附图，所述附图形成本专利技术的一部分，且其中借助于说明展示特定实施例。在图式中，遍及数个视图，相同的附图标记描述基本上类似的组件。在不脱离本公开的范围的情况下，可利用其它实施例并且可进行结构、逻辑和电性改变。因此，以下详细描述不应被视为具有限制意义。
[0016]举例来说，本文中所使用的术语“半导体”可指一层材料、晶片或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前处理步骤在基底半导体结构中形成区/结，且术语半导体可包含含有此类区/结的底层。
[0017]除非另外从上下文显而易见，否则如本文中所使用的术语“导电(conductive)”以及其各种相关形式(例如导电(conduct/conducting/conduction)、以导电方式、导电性等)指代电学上的导电。类似地，除非另外从上下文显而易见，否则如本文中所使用的术语“连接(connecting)”以及其各种相关形式，例如连接(connect/connected/connection)等，指代电连接。
[0018]图1是根据实施例的呈存储器(例如，存储器装置)100形式的第一设备的简化框图，所述第一设备作为呈电子系统形式的第三设备的部分与呈处理器130形式的第二设备通信。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话等。例如在存储器装置100外部的控制器的处理器130可以是存储器控制器或其它外部主机装置。
[0019]存储器装置100包含以行和列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(通常被称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(通常被称为位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未展示)能够编程为至少两个目标数据状态中的一个。
[0020]提供行解码电路系统108和列解码电路系统110以对地址信号进行解码。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O)控制电路系统112，其用以管理命令、地址和数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与I/O控制电路系统112和行解码电路系统108和列解码电路系统110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和控制逻辑116进行通信以锁存传入命令。
[0021]控制器(例如，在存储器装置100内部的控制逻辑116)响应于命令而控制对存储器
单元阵列104的存取，且产生外部处理器130的状态信息，即，控制逻辑116经配置以对存储器单元阵列104执行存取操作(例如，感测操作[其可包含读取操作和验证操作]、编程操作和/或擦除操作)，且可经配置以执行根据实施例的方法。控制逻辑116与行解码电路系统108和列解码电路系统110通信，以响应于地址而控制行解码电路系统108和列解码电路系统110。
[0022]控制逻辑116还与高速缓冲寄存器118进行通信。高速缓冲寄存器118锁存如由控制逻辑116引导的传入或传出数据以暂时存储数据，而存储器单元阵列104忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器118传递到数据寄存器120以传送到存储器单元阵列104；接着可将新数据从I/O控制电路系统1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电容器结构，其包括：第一导电区的第一岛状物和所述第一导电区的第二岛状物，其具有第一导电类型，其中所述第一导电区为具有所述第一导电类型的邻接导电区；第二导电区的岛状物，其具有不同于所述第一导电类型的第二导电类型；电介质，其覆盖在所述第一导电区的所述第一岛状物上；导体，其覆盖在所述电介质上；以及二极管的端子，其覆盖在所述第一导电区的所述第二岛状物上且覆盖在所述第二导电区的所述岛状物上。2.根据权利要求1所述的电容器结构，其中所述第一导电区包括n型导电掺杂单晶硅的区，且所述导体包括n型导电掺杂多晶硅。3.根据权利要求2所述的电容器结构，其中所述二极管的所述端子包括n型导电掺杂硅材料。4.根据权利要求3所述的电容器结构，其中所述n型导电掺杂硅材料选自由以下组成的组：n型导电掺杂单晶硅和n型导电掺杂多晶硅。5.根据权利要求1所述的电容器结构，其中所述导体为第一导体，且其中所述二极管的端子包括与所述第一导体同时形成的第二导体。6.根据权利要求5所述的电容器结构，其中所述电介质为第一电介质，且其中与所述第一电介质同时形成的第二电介质在所述二极管的所述端子与所述第一导电区的所述第二岛状物之间，且在所述二极管的所述端子与所述第二导电区的所述岛状物之间。7.根据权利要求1所述的电容器结构，其中所述第一导电区为n型导电掺杂单晶硅的区，且所述导体为p型导电掺杂多晶硅。8.根据权利要求1所述的电容器结构，其中所述电介质包括所述第一导电区的所述第一岛状物的热氧化物。9.根据权利要求1所述的电容器结构，其中所述二极管为选自由以下组成的组的齐纳二极管：形成于所述二极管的所述端子与所述第一导电区的所述第二岛状物之间的齐纳二极管，以及形成于所述二极管的所述端子与所述第二导电区的所述岛状物之间的齐纳二极管。10.根据权利要求9所述的电容器结构，其中所述齐纳二极管的齐纳电压在3V到7V的范围内。11.根据权利要求1所述的电容器结构，其中所述导体与其它导电材料隔离。12.一种电容器结构，其包括：半导体的第一导电掺杂区的第一岛状物和所述半导体的所述第一导电掺杂区的第二岛状物，其中所述半导体的所述第一导电掺杂区具有第一导电类型，且其中所述半导体具有不同于所述第一导电类型的第二导电类型；所述半导体的第二导电掺杂区的岛状物，其具有所述第二导电类型；电介质，其覆盖在所述第一导电掺杂区的所述第一岛状物上；导体，其覆盖在所述电介质上；以及二极管的端子，其覆盖在所述第一导电掺杂区的所述第二岛状物上且覆盖在所述第二导电掺杂区的所述岛状物上；
其中所述二极管的所述端子经配置为所述第一导电掺杂区的所述第二岛状物与所述第二导电掺杂区的所述岛状物之间的导电路径的一部分。13.根据权利要求12所述的电容器结构，其中所述半导体包括p型半导体，其中所述半导体的所述第二导电掺杂区包括所述半导体的p型导电掺杂区，且其中所述半导体的所述第一导电掺杂区包括所述半导体的n型导电掺杂区。14.根据权利要求13所述的电容器结构，其中所述半导体包括p型单晶硅，且其中所述导体包括导电掺杂多晶硅，所述导电掺杂多晶硅具有选自由n型导电性和p型导电性组成的组的导电类型。15.根据权利要求14所述的电容器结构，其中...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：