发光二极管外延片及其制备方法技术

一种发光二极管外延片及其制备方法，该发光二极管外延片包括：衬底、以及在所述衬底上依次生长的低温缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和p型掺杂GaN层，所述多量子阱层包括预设周期个依次层叠的插入层、量子阱层以及量子垒层，其中，所述插入层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层为掺杂Mg的GaN层，所述第二子层为未掺杂的GaN层，所述第三子层为InGaN层。本发明专利技术可以使量子阱内In分布更均匀，减少In的偏析，提升外延片内波长均匀性，且可以减少电子溢流，增加量子阱中载流子的复合几率。增加量子阱中载流子的复合几率。增加量子阱中载流子的复合几率。

【技术实现步骤摘要】
发光二极管外延片及其制备方法


[0001]本专利技术涉及半导体
，特别涉及一种发光二极管外延片及其制备方法。

技术介绍

[0002]GaN基发光二极管(Light Emitting Diode，简称：LED)以其高效，节能，环保等优势，受到广泛的关注和研究。
[0003]目前商业化的高效 GaN 基发光二极管一般均采用InGaN/GaN 多量子阱作为有源区。作为GaN发光二极管的核心结构，要获得高的In组分，需要低的生长温度，低温下NH3的裂解率很低，这导致了高质量外延生长上的困难。并且InGaN量子阱层和GaN量子垒层本身存在很大的晶格失配，所以导致多量子阱内极化效应较大，造成较多的非辐射复合产生，致使In组分偏析严重。因此，GaN基发光二极管一直存在发光不均匀，发光波长分布不均匀，发光效率低的问题，这对GaN基发光二极管进一步发展造成了阻碍。
[0004]如何获得高质量多量子阱层，增加GaN基发光二极管发光效率，提升发光波长和亮度均匀性一直是研究的重点问题。

技术实现思路

[0005]基于此，本专利技术的目的是提供一种发光二极管外延片及其制备方法，以至少解决上述相关技术中的不足。
[0006]一种发光二极管外延片，包括：衬底、以及在所述衬底上依次生长的低温缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型掺杂GaN层，所述多量子阱层包括预设周期个依次层叠的插入层、量子阱层以及量子垒层；其中，所述插入层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层为掺杂Mg的GaN层，所述第二子层为未掺杂的GaN层，所述第三子层为InGaN层。
[0007]进一步的，上述发光二极管外延片，其中，所述第一子层、所述第二子层和所述第三子层的厚度均为1~3nm。
[0008]进一步的，上述发光二极管外延片，其中，所述第一子层中，Mg的掺杂含量为0.1~0.2。
[0009]进一步的，上述发光二极管外延片，其中，所述第三子层为In
y
Ga1‑
y
N，其中y为0.05~0.1。
[0010]进一步的，上述发光二极管外延片，其中，所述电子阻挡层为GaN和AlGaN的超晶格结构，所述电子阻挡层的总厚度为30~100nm。
[0011]进一步的，上述发光二极管外延片，其中，所述N型GaN层为掺杂Si的GaN层，Si的掺杂浓度为1
×ꢀ
10
18
～1
×
10
19
cm
‑3。
[0012]本专利技术还提供了一种发光二极管外延片的制备方法，包括，提供一衬底；在所述衬底上依次生长低温缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻
挡层和P型掺杂GaN层，其中，在所述多量子阱层的每个周期内所述量子阱层生长前生长插入层，所述插入层包括所述量子阱层生长前依次生长的第一子层、第二子层和第三子层，所述第一子层为掺杂Mg的GaN层，所述第二子层为未掺杂的GaN层，所述第三子层为InGaN层。
[0013]进一步的，上述发光二极管外延片的制备方法，其中，所述第一子层的生长压力为250~500Torr，生长温度为700～800℃。
[0014]进一步的，上述发光二极管外延片的制备方法，其中，所述第二子层的生长温度由700～800℃渐变上升至900～950℃，所述第二子层的生长压力为150~250Torr。
[0015]进一步的，上述发光二极管外延片的制备方法，其中，所述第三子层的生长温度为渐变降低，由900～950℃降低至800～850℃。
[0016]本专利技术通过在多量子阱每个周期内量子阱层生长之前，加入插入层，可以使量子阱内In分布更均匀，减少In的偏析，提升外延片内波长均匀性，且可以减少电子溢流，增加量子阱中载流子的复合几率。
附图说明
[0017]图1为本专利技术第一实施例中发光二极管外延结构的整体结构示意图；图2为本专利技术第一实施例中一个周期的多量子阱层的结构示意图；图3为本专利技术第二实施例中发光二极管外延片的制备方法。
[0018]主要元件符号说明：1，衬底；2，低温缓冲层；3，非掺杂GaN层；4，N型GaN层；5，多量子阱层；6，电子阻挡层；7，P型掺杂GaN层；51，量子阱层；52，量子垒层；53，插入层；531，第一子层；532，第二子层；533，第三子层。
[0019]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0020]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0021]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0022]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0023]请参阅图1，所示为本专利技术第一实施例中的发光二极管外延片，包括：衬底1、以及在衬底1上从下至上依次生长的低温缓冲层2、非掺杂GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6和P型掺杂GaN层7。
[0024]其中，该衬底1可以为蓝宝石衬底或者Si衬底。该低温缓冲层2生长在该衬底1上，其厚度可以为10
‑
50nm。示例性的，该低温缓冲层2的厚度为20nm。
[0025]非掺杂GaN层3生长在该低温缓冲层2上，厚度为1～3μm，如本实施例中为2μm。该N型GaN层4生长在该非掺杂GaN层3生上，N型GaN层4为掺杂Si的GaN层，Si的掺杂浓度约为1
×ꢀ
10
18
～1
×
10
19
cm
‑3，此条件下N型GaN层4整体的质量较好。
[0026]该多量子阱层5为量子阱层51和量子垒层52重复交叠而成。在多量子阱层5的每个周期内该量子阱层51生长前加入插入层53，即在多量子阱层5的每个周期内依次生长插入层53、量子阱层51和量子垒层52，如此重复层叠3～15周期。每个周期量子阱层51的厚度约为2～4nm，每个周期量子垒层52的厚度为5～15nm。
[0027]如图2所示，该插入层53包括三个子层，即第一子层531、第二子层532和第三子层533。即每个周期内，量子阱层51生长前依次生长第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延片，包括：衬底、以及在所述衬底上依次生长的低温缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型掺杂GaN层，其特征在于，所述多量子阱层包括预设周期个依次层叠的插入层、量子阱层以及量子垒层；其中，所述插入层包括依次层叠的第一子层、第二子层和第三子层，所述第一子层为掺杂Mg的GaN层，所述第二子层为未掺杂的GaN层，所述第三子层为InGaN层。2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一子层、所述第二子层和所述第三子层的厚度均为1~3nm。3.如权利要求1所述的发光二极管外延片，其特征在于，所述第一子层中，Mg的掺杂含量为0.1~0.2。4.如权利要求1所述的发光二极管外延片，其特征在于，所述第三子层为In
y
Ga1‑
y
N，其中y为0.05~0.1。5.如权利要求1所述的发光二极管外延片，其特征在于，所述电子阻挡层为GaN和AlGaN的超晶格结构，所述电子阻挡层的总厚度为30~100nm。6.如权利要求1所述的发光二极管外延片，其特征在于，所述N型GaN层为掺杂Si的GaN层，Si的掺杂浓度为1

【专利技术属性】
技术研发人员：张彩霞，程金连，印从飞，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：