具有平面组合辅助电极结构的SOILIGBT器件及其制备方法技术

本发明专利技术涉及一种具有平面组合辅助电极结构的SOI LIGBT器件及其制备方法，以缓解SOI LIGBT器件难以兼顾较高击穿电压和较低的正向导通压降、比导通电阻的技术问题。该器件包括依次层叠的P型半导体材料衬底、SOI基及N型漂移区，N型漂移区一侧至另一侧依次形成有发射区、P型基区及N型缓冲层；P型基区至N型缓冲层之间依次形成多个递增的辅助电极结构；相邻两个辅助氧化层的下方设置有P柱；辅助电极结构及与辅助电极结构抵接的部分P柱形成平面组合辅助电极。该方法包括在SOI基上方掺杂形成N型漂移区和P型基区；在N型漂移区中形成P柱和N型缓冲层；P型基区与N型缓冲层之间形成辅助电极结构。结构。结构。

【技术实现步骤摘要】
具有平面组合辅助电极结构的SOI LIGBT器件及其制备方法


[0001]本专利技术涉及半导体功率器件，具体涉及一种具有平面组合辅助电极结构的 SOI LIGBT器件及其制备方法。

技术介绍

[0002]横向绝缘栅双极型金属氧化物半导体场效应管(Insulated Gate BipolarTransistor，简称IGBT)能够兼顾纵向双扩散场效应晶体管的电压驱动、安全工作区宽、开关速度高等特点的同时，兼顾功率双极型晶体管的低导通电阻、电流密度高等特点，因而得到了国内外的广泛关注。
[0003]SOI LIGBT因其具有更高负载能力、易于集成等有利条件而备受研究者们青睐。SOI LIGBT处于阻断状态时，其耐压主要取决于基区、漂移区、缓冲层的掺杂浓度和尺寸等参数。与此同时这些参数也会影响器件的正向导通特性。 SOI LIGBT器件优化过程中的矛盾之一是其击穿电压与正向导通压降、比导通电阻的矛盾。为缓解该矛盾，研究人员通过在集电极、绝缘栅极、漂移区、发射极引入各种新型优化技术，提出许多新型SOI LIGBT器件结构。比如沟槽栅技术、阳极工程技术、降低表面电场技术、分区掺杂技术、超结技术等。这些技术本质都是通过改变器件电场分布来提升耐压，同时还能通过上述优化技术兼顾导通特性，获得较低正向导通压降和比导通电阻。如何使SOI LIGBT器件的击穿电压和正向导通压降、比导通电阻之间的矛盾缓解一直是研究者们的研究热点。

技术实现思路

[0004]本专利技术目的在于解决SOI LIGBT器件难以兼顾较高的击穿电压和较低的正向导通压降、比导通电阻的技术问题，提出一种具有平面组合辅助电极结构的 SOI LIGBT器件及其制备方法，进一步优化SOI LIGBT器件的击穿电压与正向导通压降和比导通电阻的矛盾关系以提高SOI LIGBT器件的性能。
[0005]本专利技术的技术方案为：
[0006]一种具有平面组合辅助电极结构的SOI LIGBT器件，其特殊之处在于：
[0007]包括从下到上依次层叠的P型半导体材料衬底、SOI基及N型漂移区；
[0008]所述N型漂移区上部的两端分别设置有发射区和N型缓冲层；
[0009]所述发射区由P
+
区和N
+
区构成，所述P
+
区设置在远离N型缓冲层的一侧且半包围环绕N
+
区；所述发射区的上表面形成发射极；
[0010]所述N型缓冲层上部远离发射区的一侧形成P型集电区，P型集电区的上端面形成集电极；
[0011]所述发射区靠近N型缓冲层的一侧设置有P型基区；所述P型基区上表面形成栅氧化层及形成于栅氧化层上表面的栅电极；
[0012]在N型漂移区的上表面，位于栅氧化层与N型缓冲层之间形成多个辅助电极结构，多个辅助电极结构在垂直于N型漂移区方向上的高度，沿栅氧化层至 N型缓冲层方向依次
递增；
[0013]所述辅助电极结构包括辅助氧化层和形成于辅助氧化层上表面的辅助电极层；
[0014]在垂直于N型漂移区上表面的方向上，所述辅助氧化层的高度沿栅氧化层至N型缓冲层依次递增且均高于栅氧化层的高度；
[0015]相邻两个辅助氧化层的下方贯穿N型漂移区设置有P柱；
[0016]所述辅助氧化层、形成于辅助氧化层上表面的辅助电极层及与辅助氧化层抵接的部分P柱形成平面组合辅助电极。
[0017]进一步地，所述P柱的中心线位于相邻两个辅助氧化层的接触面所在的平面内。
[0018]进一步地，在垂直于N型漂移区上表面方向上，所述辅助氧化层的高度沿栅氧化层至N型缓冲层依次均匀递增；
[0019]沿栅氧化层至N型缓冲层的方向，所述辅助电极结构的宽度均匀设置且多个辅助电极结构的宽度之和为栅氧化层至N型缓冲层之间的距离。
[0020]进一步地，所述P型半导体材料衬底的掺杂浓度为5
×
10
13
cm
‑3～5
×
10
14
cm
‑3；
[0021]所述P型基区的掺杂浓度为1.0
×
10
16
～1.0
×
10
17
cm
‑3；
[0022]所述N型漂移区的掺杂浓度1.0
×
10
14
～1.0
×
10
16
cm
‑3。
[0023]进一步地，所述N型缓冲层的掺杂浓度为1
×
10
17
cm
‑3～5
×
10
17
cm
‑3；
[0024]所述P型集电区的掺杂浓度不低于1
×
10
19
cm
‑3。
[0025]进一步地，在垂直于N型漂移区上表面方向上，所述P型半导体材料衬底的厚度为5～20μm；所述SOI基的厚度为2～4μm；所述N型漂移区的厚度为2～5μm；所述P柱的厚度与N型漂移区的厚度相同；
[0026]沿栅氧化层至N型缓冲层的方向，P柱的宽度为0.5～2μm。
[0027]进一步地，在垂直于N型漂移区上表面方向上，所述P型基区的厚度为 2～4μm；所述N型缓冲层的厚度为1～2μm。
[0028]进一步地，所述辅助电极结构为3个，P柱为2个；
[0029]沿栅氧化层至N型缓冲层方向依次为包括第一辅助氧化层和第一辅助电极层的第一辅助电极结构、包括第二辅助氧化层和第二辅助电极层的第二辅助电极结构及包括第三辅助氧化层和第三辅助电极层的第三辅助电极结构；
[0030]所述第一辅助氧化层的高度为0.2～0.8μm，第二辅助氧化层的高度为 0.8～1.5μm，第三辅助氧化层的高度为1.5～2μm。
[0031]同时，还提供了一种上述的具有平面组合辅助电极结构的SOI LIGBT器件的制备方法，其特殊之处在于，包括以下步骤：
[0032]S1、提供带有SOI基的P型半导体材料衬底，所述P型半导体材料衬底材料位于SOI基下表面；在SOI基上方通过掺杂形成N型漂移区；
[0033]S2、在N型漂移区中通过掺杂形成P型基区、P柱和N型缓冲层；
[0034]在P型基区远离N型缓冲层的一侧通过掺杂形成发射区；
[0035]在P型基区上方生长一层二氧化硅，形成栅氧化层；
[0036]N型缓冲层远离发射区的一侧上方掺杂形成P型集电区；
[0037]在发射区上表面生长一层金属材料形成发射极，在P型集电区表面生长一层金属材料形成集电极；
[0038]在所述栅氧化层上生长一层多晶硅或金属材料的栅电极；
[0039]S3、在栅氧化层远离发射区一侧至N型缓冲层之间的N型漂移区上表面依次生长出多个不同厚度的辅助氧化层；在所述多个不同厚度的辅助氧化层上分别生长一层多晶硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有平面组合辅助电极结构的SOILIGBT器件，其特征在于：包括从下到上依次层叠的P型半导体材料衬底(1)、SOI基(2)及N型漂移区(3)；所述N型漂移区(3)上部的两端分别设置有发射区和N型缓冲层(5)；所述发射区由P
+
区(18)和N
+
区(17)构成，所述P
+
区(18)设置在远离N型缓冲层(5)的一侧且半包围环绕N
+
区(17)；所述发射区的上表面形成发射极(16)；所述N型缓冲层(5)上部远离发射区的一侧形成P型集电区(6)，P型集电区(6)的上端面形成集电极(7)；所述发射区靠近N型缓冲层(5)的一侧设置有P型基区(19)；所述P型基区(19)上表面形成栅氧化层(14)及形成于栅氧化层(14)上表面的栅电极(15)；在N型漂移区(3)的上表面，位于栅氧化层(14)与N型缓冲层(5)之间形成多个辅助电极结构，多个辅助电极结构在垂直于N型漂移区(3)方向上的高度，沿栅氧化层(14)至N型缓冲层(5)方向依次递增；所述辅助电极结构包括辅助氧化层和形成于辅助氧化层上表面的辅助电极层；在垂直于N型漂移区(3)上表面的方向上，所述辅助氧化层的高度沿栅氧化层(14)至N型缓冲层(5)依次递增且均高于栅氧化层(14)的高度；相邻两个辅助氧化层的下方贯穿N型漂移区(3)设置有P柱(4)；所述辅助氧化层、形成于辅助氧化层上表面的辅助电极层及与辅助氧化层抵接的部分P柱(4)形成平面组合辅助电极。2.根据权利要求1所述的具有平面组合辅助电极结构的SOI LIGBT器件，其特征在于：所述P柱(4)的中心线位于相邻两个辅助氧化层的接触面所在的平面内。3.根据权利要求2所述的具有平面组合辅助电极结构的SOI LIGBT器件，其特征在于：在垂直于N型漂移区(3)上表面方向上，所述辅助氧化层的高度沿栅氧化层(14)至N型缓冲层(5)依次均匀递增；沿栅氧化层(14)至N型缓冲层(5)的方向，所述辅助电极结构的宽度均匀设置且多个辅助电极结构的宽度之和为栅氧化层(14)至N型缓冲层(5)之间的距离。4.根据权利要求3所述的具有平面组合辅助电极结构的SOI LIGBT器件，其特征在于：所述P型半导体材料衬底(1)的掺杂浓度为5
×
10
13
cm
‑3～5
×
10
14
cm
‑3；所述P型基区(19)的掺杂浓度为1.0
×
10
16
～1.0
×
10
17
cm
‑3；所述N型漂移区(3)的掺杂浓度1.0
×
10
14
～1.0
×
10
16
cm
‑3。5.根据权利要求4所述的具有平面组合辅助电极结构的SOI LIGBT器件，其特征在于：所述N型缓冲层(5)的掺杂浓度为1
×
10
17
cm
‑3～5
×
10
...

【专利技术属性】
技术研发人员：段宝兴，唐春萍，王彦东，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：