半导体器件的制备方法及屏蔽栅沟槽器件技术

本发明专利技术涉及一种半导体器件的制备方法及屏蔽栅沟槽器件，所述方法包括：获取开设有沟槽的衬底，沟槽内壁形成有第一介质层，所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构，所述多晶硅结构的顶部低于所述衬底的表面；湿法刻蚀去除所述第一介质层高于所述多晶硅结构的部分；等离子体轰击所述多晶硅结构的顶部，使所述多晶硅结构的顶部被部分去除；在所述沟槽内壁和所述多晶硅结构表面热生长第一氧化层；向所述沟槽内填充第二介质层，所述第二介质层将所述沟槽填满。本申请通过等离子体轰击多晶硅结构的边缘，使得多晶硅结构顶部的宽度变小，达到避免在多晶硅结构顶部两侧形成小孔的目的，进而达到消除填充异常造成的栅源短路的目的。栅源短路的目的。栅源短路的目的。

【技术实现步骤摘要】
半导体器件的制备方法及屏蔽栅沟槽器件


[0001]本申请涉及半导体
，特别是涉及一种半导体器件的制备方法，及一种屏蔽栅沟槽器件。

技术介绍

[0002]屏蔽栅沟槽(SGT，Shield Gate trench)产品在屏蔽栅多晶硅顶部两侧容易形成小孔。后续在深沟槽内形成多晶硅栅时，多晶硅栅容易进入小孔中，造成栅源短路。且由于屏蔽栅顶部的突出结构易形成尖端电荷集中，可能会造成屏蔽栅和栅极在工作时有发生击穿漏电。

技术实现思路

[0003]基于此，有必要提供一种半导体器件的制备方法及一种屏蔽栅沟槽器件。
[0004]为了实现上述目的，一方面，本专利技术提供了一种半导体器件的制备方法，包括：
[0005]获取开设有沟槽的衬底，沟槽内壁形成有第一介质层，所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构，所述多晶硅结构的顶部低于所述衬底的表面；
[0006]湿法刻蚀去除所述第一介质层高于所述多晶硅结构的部分；
[0007]等离子体轰击所述多晶硅结构的顶部，使所述多晶硅结构的顶部被部分去除；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：获取开设有沟槽的衬底，沟槽内壁形成有第一介质层，所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构，所述多晶硅结构的顶部低于所述衬底的表面；湿法刻蚀去除所述第一介质层高于所述多晶硅结构的部分；等离子体轰击所述多晶硅结构的边缘，使所述多晶硅结构的边缘被部分去除；在所述沟槽内壁和所述多晶硅结构表面热生长第一氧化层；向所述沟槽内填充第二介质层，所述第二介质层将所述沟槽填满。2.根据权利要求1所述的制备方法，其特征在于，所述第一介质层是绝缘氧化层，所述获取开设有沟槽的衬底，沟槽内壁形成有第一介质层，所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构，所述多晶硅结构的顶部低于所述衬底的表面的步骤包括：对形成有掩膜层的衬底进行刻蚀，在衬底未覆盖掩膜层的位置形成沟槽；在沟槽内壁热生长形成所述绝缘氧化层；所述等离子体轰击所述多晶硅结构的边缘的步骤包括：轰击位于所述沟槽顶部的掩膜层的边缘，使所述掩膜层的边缘被部分去除。3.根据权利要求2所述的制备方法，其特征在于，所述掩膜层是氮化硅层。4.根据权利要求1所述的制备方法，其特征在于，所述向所述沟槽内填充第二介质层的步骤包括：通过高密度等离子体化学气相淀积工艺形成所述第二介质层。5.根据权利要求1所述的制备方法，其特征在于，所述等离子体轰击所述多晶硅结构的...

【专利技术属性】
技术研发人员：冯冰，张建栋，贺腾飞，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：