一种集成电路的布局布线方法及装置制造方法及图纸

本公开提供一种集成电路的布局布线方法及装置。其中方法包括：在集成电路的布局完成后，选择单元配线段在布线区域的第一方向和第二方向上进行预布线，所述第一方向和第二方向垂直；根据所述单元配线段的寄生参数以及集成电路的网表文件和约束文件，基于标准单元库优化集成电路的标准单元配置；对标准单元配置完成后集成电路进行实际布线及布线优化，得到初始版图；对所述初始版图进行设计规则检查和时序验证，以继续优化版图。该方案的优点在于：如果是同样难度的集成电路设计，可以缩短设计日程，提高效率；可以使集成电路设计初期时序预测值与设计完成后时序实际值差异最小化，从而去除预测和实际性能差异导致的危险性。去除预测和实际性能差异导致的危险性。去除预测和实际性能差异导致的危险性。

【技术实现步骤摘要】
一种集成电路的布局布线方法及装置


[0001]本公开涉及半导体集成电路
，具体涉及一种集成电路的布局布线方法及装置。

技术介绍

[0002]EDA(Electronics Design Automation，电子设计自动化)开发软件的开发流程主要包括前端的逻辑综合流程及后端的布局布线、时序分析和功耗分析等流程，逻辑综合流程主要用于将用户设计转化为器件网表并对器件网表进行优化，布局布线流程则是将器件网表映射到芯片的物理位置上并根据器件网表中器件间的连接关系进行布线，时序分析则是在布局布线结果的基础上进行相应的分析并生成时钟频率，该时钟频率达到要求之后输出布局布线结果文件。
[0003]为了使电路性能达到设计预期目标，并满足电路工作环境要求，必须对一个电路设计进行诸如时序、面积、功耗等方面的约束，并始终使用这些约束条件使电路设计软件按照设计意图来运行。
[0004]然而随着半导体制造工艺逐渐微细化，要在电路设计的初期阶段进行时序预测变得更加困难，但为了后续电路设计的顺利进行，需要在更快的时间内获得时序预测结果。因此，设计人员需本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路的布局布线方法，其特征在于，包括：在集成电路的布局完成后，选择单元配线段在布线区域的第一方向和第二方向上进行预布线，所述第一方向和第二方向垂直；根据所述单元配线段的寄生参数以及集成电路的网表文件和约束文件，基于标准单元库优化集成电路的标准单元配置；对标准单元配置完成后的集成电路进行实际布线及布线优化，得到初始版图；对所述初始版图进行设计规则检查和时序验证，以继续优化版图。2.根据权利要求1所述的方法，其特征在于，所述对标准单元配置完成后集成电路进行实际布线及布线优化，包括：若需要在不同布线层间进行跳线布线，则将不同布线层相应位置的单元配线段更换为具有连接通孔的单元配线段。3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：基于备用的单元配线段，通过工程变更命令修改版图。4.根据权利要求1所述的方法，其特征在于，所述约束文件包括性能约束、功耗约束和面积约束。5.根据权利要求1所述的方法，其特征在于，所述网表文件为verilog语言格式的网表文件。6.一种集成电路的布局布...

【专利技术属性】
技术研发人员：孙永载，李相惇，赵劼，杨涛，张欣，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：