异构多核芯片的核间通信方法、装置及介质制造方法及图纸

本发明专利技术公开了一种异构多核芯片的核间通信方法、装置及介质，该方法通过目标异构多核芯片中的主核，在内存中创建核间共享区域，主核根据已搭建的核间交互框架中的中断模块，将该核间共享区域的地址发送至从核，进而主核根据核间交互框架中的链表模块，在核间共享区域中创建第一链表以及第二链表，以通过第一链表和第二链表向目标异构多核芯片中的至少一个从核传输数据，实现了异构多核芯片中主核与各从核之间的数据传输，解决了异构多核芯片实现核间通信的复杂性和困难性的技术问题，提高了异构多核芯片核间通信的开发效率以及通用性。并且，该方法还可以实现异构多核芯片中运行不同操作系统的内核之间的相互通信。同操作系统的内核之间的相互通信。同操作系统的内核之间的相互通信。

【技术实现步骤摘要】
异构多核芯片的核间通信方法、装置及介质


[0001]本专利技术涉及嵌入式芯片
，尤其涉及一种异构多核芯片的核间通信方法、装置及介质。

技术介绍

[0002]随着集成电路工艺的不断进步以及处理器体系的发展，异构多核处理器在嵌入式领域中得到了广泛的应用，片上通信设计是提高异构多核体系性能的关键技术之一。目前，多核处理器的片上通信已经形成了多种不同的设计，但是无法有效地解决处理核之间的协作问题。
[0003]例如，现有技术通常是基于DspLink的异构多核通信模块设计，是基于DaVinci架构处理器的ARM(Advanced RISC Machines，高级精简指令集处理器)与DSP(Digital Signal Processing，数字信号处理)端进行通信，DspLink提供了一套通用的应用程序编程接口，从应用层抽象出ARM与DSP的物理连接特性，从而降低用户开发程序的复杂度。其提供基本的处理器控制、基于逻辑通道的数据传输和基于DSP/BIOS的MSGQ(Message Queue，消息队列)模块的消息传递机制，支持Zero Cop本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异构多核芯片的核间通信方法，其特征在于，目标异构多核芯片包括主核和至少一个从核，该方法包括：所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核；所述主核基于所述核间交互框架中的链表模块，在所述核间共享区域中创建第一链表以及第二链表；所述主核通过所述核间共享区域的地址，对第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向至少一个所述从核传输数据。2.根据权利要求1所述的方法，其特征在于，所述主核在所述目标异构多核芯片的内存中创建核间共享区域，基于已搭建的核间交互框架中的中断模块，将所述核间共享区域的地址发送至所述从核，包括：所述主核通过调用所述核间交互框架中的核间内存共享模块的获取函数，获取指向所述目标异构多核芯片的共享内存区的指针；所述主核通过调用所述核间内存共享模块中的分配函数，在所述共享内存区中创建核间共享区域，并确定所述核间共享区域的地址；所述主核通过所述中断模块以及所述核间共享区域的地址发起待传输事件，将所述待传输事件发送至所述从核。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述主核调用进程通信控制函数向所述从核发送连接请求，以使所述从核调用进程通信启动函数启动进程通信模块，并调用通信标识获取函数建立与所述主核的远程连接；所述主核注册通知事件，以搭建所述核间交互框架中的中断模块；所述主核绑定消息至链表队列，以搭建所述核间交互框架中的链表模块。4.根据权利要求1所述的方法，其特征在于，所述基于所述第一链表和所述第二链表向至少一个所述从核传输数据，包括：所述主核检测所述第二链表是否为空，若否，则从所述第二链表中取出预设数据结构；将待传输的数据写入至所述预设数据结构，并将写入所述数据的预设数据结构放入至所述第一链表的头部，以使所述从核在检测到所述第一链表不为空时，从所述第一链表的头部取出所述数据，并将取出数据的预设数据结构放入至所述第二链表的头部。5.一种异构多核芯片的核间通信方法，其特征在于，目标异构多核芯片包括主核和至少一个从核，该方法包括：所述从核接收所述主核基于已搭建的核间交互框架中的中断模块发送的核间共享区域的地址，其中，所述核间共享区域由所述主核在所述目标异构多核芯片的内存中创建；所述从核通过所述核间共享区域的地址，对所述主核在所述核间共享区域创建的第一链表以及第二链表进行访问，以基于所述第一链表和所述第二链表向所述主核传输数据；其中，所述第一链表和所述第二链...

【专利技术属性】
技术研发人员：魏亚琛，
申请(专利权)人：中国农业银行股份有限公司，
类型：发明
国别省市：