堆叠纳米片环栅CMOS器件及其制备方法技术

本发明专利技术提供一种堆叠纳米片环栅CMOS器件及其制备方法，CMOS器件包括：衬底，形成于衬底NMOS区域上方的第一NMOS和第二NMOS，第一NMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第一高k介质层、NMOS功函数层和导电金属层，第二NMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第二高k介质层、NMOS功函数层和导电金属层；形成于衬底PMOS区域上方的第一PMOS和第二PMOS，第一PMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第二高k介质层、PMOS功函数层和导电金属层，第二PMOS的纳米片阵列中每个纳米片沟道由内到外依次环绕有第一高k介质层、PMOS功函数层和导电金属层。层。层。

【技术实现步骤摘要】
堆叠纳米片环栅CMOS器件及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种堆叠纳米片环栅CMOS器件及其制备方法。

技术介绍

[0002]GAAFET(Gate all around Field Effect Transistors)，又称环栅晶体管，是一种继续延续现有半导体技术路线的新兴技术，可进一步增强栅极控制能力，克服当前技术的物理缩放比例和性能限制。
[0003]GAAFET的一种实现结构，是以堆叠纳米片(Stacked Nanosheet)形式出现的。在CMOS集成实现多阈值器件时，一般是调节功函数层的厚度，但是由于纳米片之间的间距很紧，因此经常出现功函数层难以填充或者填充不均匀现象，导致CMOS器件阈值难以精确调控。

技术实现思路

[0004]为解决上述问题，本专利技术提供了一种堆叠纳米片环栅CMOS器件及其制备方法，能够更好调控CMOS器件阈值。
[0005]一方面，本专利技术提供一种堆叠纳米片环栅CMOS器件的制备方法，包括：
[0006]提供衬底，所述衬底包括NMOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠纳米片环栅CMOS器件的制备方法，其特征在于，所述方法包括：提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域具有第一NMOS鳍结构和第二NMOS鳍结构，所述PMOS区域具有第一PMOS鳍结构和第二PMOS鳍结构，各鳍结构均包括形成于衬底的支撑部以及位于所述支撑部上交替层叠的牺牲层和沟道层，各鳍结构之间形成有浅沟槽隔离，且跨各鳍结构分别形成有假栅；在位于各假栅两侧分别形成源/漏区；在包含所述第一NMOS鳍结构和所述第二PMOS鳍结构的第一区域，去除假栅以及位于假栅下方的牺牲层，释放沟道层以形成第一区域的纳米片阵列，并绕所述第一区域的纳米片阵列中每个纳米片沟道的外周分别形成第一高k介质层；在包含所述第二NMOS鳍结构和所述第一PMOS鳍结构的第二区域，去除假栅以及位于假栅下方的牺牲层，释放沟道层以形成第二区域的纳米片阵列，并绕所述第二区域的纳米片阵列中每个纳米片沟道的外周分别形成第二高k介质层；在所述NMOS区域和所述PMOS区域形成金属栅电极，与所述第一高k介质层、所述第二高k介质层分别构成HKMG结构。2.根据权利要求1所述的方法，其特征在于，所述第一高k介质层为AlOx、MnOx、ZrOx、TiOx、MoOx第一类高k介质，或者LaOx、MgOx、ScOx、YOx、NdOx第二类高k介质。3.根据权利要求1所述的方法，其特征在于，所述第二高k介质层为Hf基高k材料。4.根据权利要求1所述的方法，其特征在于，所述金属栅电极包括一个或多个功函数层和一个或多个导电金属层。5.根据权利要求1所述的方法，其特征在于，所述在所述NMOS区域和所述PMOS区域形成金属栅电极，与所述第一高k介质层、所述第二高k介质层分别构成HKMG结构，包括：沉积阻挡层；NMOS区域和PMOS区域同时沉积PMOS功函数层；去除NMOS区域的PMOS功函数层；选择性腐蚀NMOS区域包括所述第一...

【专利技术属性】
技术研发人员：殷华湘，姚佳欣，徐忍忍，魏延钊，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：