一种半导体封装结构及其制作方法技术

本申请实施例公开了一种半导体封装结构及其制作方法，该封装结构包括：基板、多个支撑体、主芯片以及塑封体；其中，多个支撑体与主芯片上的多个预设支撑位一一对应粘接，使得多个支撑体能够对主芯片起到良好的支撑作用，并避免所述主芯片存在大部分的悬空区域，有助于提高所述半导体封装结构的可靠性，并且多个支撑体还能够在塑封过程中对主芯片进行支撑，提高所述半导体封装结构的可靠性。另外，金属微凸点的高度和宽度可以控制，使得支撑体的高度和宽度可以根据主芯片的结构以及实际需求进行控制，有助于保证支撑体对主芯片的支撑，且金属微凸点的宽度相对于支撑芯片宽度较小，有助于提高所述半导体封装结构的封装密度。于提高所述半导体封装结构的封装密度。于提高所述半导体封装结构的封装密度。

【技术实现步骤摘要】
一种半导体封装结构及其制作方法


[0001]本申请涉及半导体封装
，尤其涉及一种半导体封装结构及其制作方法。

技术介绍

[0002]随着对电子器件大容量、小型化、薄型化及高集成化需求的日渐增加，对电子器件的封装密度也提出了更高的要求，以缩小电子器件封装结构的尺寸，进而缩小电子器件封装体在组装时所占的体积。
[0003]目前，常用的半导体封装结构包括基板以及位于所述基板表面的支撑芯片和多个元器件，还包括堆叠放置的主芯片，其中，所述主芯片被固定于支撑芯片上，以提高封装结构的封装密度，进而缩小封装结构的尺寸。然而，通常情况下，将主芯片固定在支撑芯片上时，会使得所述主芯片存在较大的悬空区域，即主芯片的支撑面存在大部分没有被支撑芯片支撑的区域，从而会在所述主芯片与所述基板引线键合的过程中，导致主芯片发生形变或弯曲，严重时还会导致所述主芯片产生裂纹，损坏所述主芯片，影响所述主芯片的正常工作，进而影响所述半导体封装结构的正常工作。因此，提供一种能够有助于抑制主芯片发生形变、弯曲以及产生裂纹的半导体封装结构，成为了本领域技术人员的研究重点。...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：基板；多个支撑体，所述多个支撑体位于所述基板表面，并且所述支撑体包括沿背离所述基板表面一侧依次排布的多个金属微凸点；主芯片，所述主芯片与所述基板相连，并且所述主芯片朝向所述基板表面的一侧具有多个预设支撑位，所述多个支撑体分别与所述多个预设支撑位一一对应粘接，以使得所述支撑体对所述主芯片进行支撑；塑封体，所述塑封体位于所述基板表面，并向背离所述基板表面的一侧延伸，覆盖所述基板表面、所述支撑体和所述主芯片。2.根据权利要求1所述的半导体封装结构，其特征在于，所述金属微凸点高度的取值范围为20um～50um，所述金属微凸点宽度的取值范围为30um～100um；其中，所述金属微凸点的宽度为所述金属微凸点沿第一方向的径向长度，所述金属微凸点的高度为所述金属微凸点沿第二方向的径向长度，所述第一方向平行于所述基板表面，所述第二方向与所述第一方向垂直。3.根据权利要求1所述的半导体封装结构，其特征在于，所述主芯片包括沿背离所述基板表面一侧依次排布的多个子芯片，所述多个子芯片中除第一子芯片外至少一个子芯片具有悬空区域，所述多个预设支撑位一部分位于所述第一子芯片，另一部分位于所述悬空区域；所述多个支撑体一部分与位于所述第一子芯片上的预设支撑位相粘接，另一部分与位于所述悬空区域的预设支撑位相粘接；其中，所述第一子芯片为所述多个子芯片中距离所述基板表面最近的子芯片，所述悬空区域为除所述第一子芯片外其余子芯片朝向所述基板表面一侧没有被遮挡的区域。4.根据权利要求1所述的半导体封装结构，其特征在于，还包括：位于所述基板表面的第一焊盘和第二焊盘，所述第一焊盘不与所述基板内部线路相连，所述第二焊盘与所述基板的内部线路相连，所述支撑体固定于所述第一焊盘背离所述基板表面的一侧；位于所述主芯片背离所述基板表面一侧的第三焊盘，所述第三焊盘与所述主芯片内部线路相连，且所述第三焊盘与所述第二焊盘相连。5.根据权利要求4所述的半导体封装结构，其特征在于，还包括：位于所述基板表面的控制芯片和第四焊盘，所述控制芯片背离所述基板表面一侧具有第五焊盘，所述第四焊盘与所述第五焊盘相连；其中，所述第四焊盘与所述基板内部线路相连，所述第五焊盘与所述控制芯片内部线路相连。6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一焊盘、所述...

【专利技术属性】
技术研发人员：刘巍，付金铭，袁鹏，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：