可由外部信号直接启动输出的处理器制造技术

技术编号:33615382 阅读:21 留言:0更新日期:2022-06-02 00:28
本发明专利技术是一种可由外部信号直接启动输出的处理器,主要由输入单元、输出单元以及计时计数控制模块组成,且计时计数控制模块与输入单元以及输出单元电性连接,其特征在于,由输入单元取得触发信号,计时计数控制模块根据触发信号来控制输出单元输出可编程脉冲信号,藉此,处理器无须透过内部核心逻辑区块即可根据触发信号实时产生并输出可编程脉冲信号,达到提升控制精准度的目的。提升控制精准度的目的。提升控制精准度的目的。

【技术实现步骤摘要】
可由外部信号直接启动输出的处理器


[0001]本专利技术涉及一种处理器,尤指一种可由外部信号直接启动输出的处理器。

技术介绍

[0002]一般来说,微处理器(Micro Processing Unit,MPU)、微控制器(Micro Control Unit,MCU)等等的处理器通常是以内部核心逻辑区块、周边功能区块以及输入输出接口所组成,如图5所示,是一种已知的处理器600,其包括内部核心逻辑区块610(运算逻辑单元611)、周边功能区块620(计时计数器621、程式存儲器622、缓存器623)以及输入输出接口630(输入接口631、输岀接口632),所述处理器600并通过所述内部核心逻辑区块610来控制所述周边功能区块620的运作以及所述输入输出接口630所传送或接收的信号。而为了优化所述处理器600的效能,通常所述处理器600更包括中断生成器640,所述中断生成器640用以使所述处理器600中断执行现有的程式,转而执行另一个程式,并在完成执行另一个程式后继续执行现有的程式,通过中断操作而不等待现有的程式执行完毕。
[0003]然而,虽然已知的处理器已引进了中断操作的操作方式,但已知的处理器仍需要等待数十个时钟周期之后,才能输出所需信号,即现有的中断操作仍造成信号输出的延迟,因此,确实有待提出更佳解决方案的必要性。

技术实现思路

[0004]有鉴于上述现有技术之不足,本专利技术的主要目的在于提供一可由外部信号直接启动输出的处理器,其不须透过处理器的内部核心逻辑区块,即可根据外部的触发信号来产生可编程脉冲信号,藉此,达到提升控制精准度的目的。
[0005]为达成上述目的所采取的主要技术手段是令前述可由外部信号直接启动输出的处理器包括:
[0006]输入单元;
[0007]输出单元;
[0008]计时计数控制模块,与所述输入单元以及所述输出单元电性连接,
[0009]缓存器,与所述计时计数控制模块电性连接;以及
[0010]内部核心逻辑区块,与所述缓存器电性连接;
[0011]其中,由所述输入单元取得一触发信号,所述计时计数控制模块根据所述触发信号控制所述输出单元输出可编程脉冲信号,
[0012]所述处理器不以所述内部核心逻辑区块来控制所述输出单元输出所述可编程脉冲信号。
[0013]由上述构造,所述计时计数控制模块可根据所述触发信号产生所述可编程脉冲信号,使所述处理器其不须等待所述内部核心逻辑区块的运算,即可根据外部的所述触发信号来产生所述可编程脉冲信号,藉此达到提升控制精准度的目的。
[0014]为使能更进一步了解本专利技术的特征及
技术实现思路
,请参阅以下有关本专利技术的详细说
明与附图,但是此等说明与所附图式仅系用来说明本专利技术,而非对本专利技术的权利范围作任何的限制。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0016]图1是本专利技术之实施例的系统架构方块图;
[0017]图2是本专利技术之实施例的又一系统架构方块图;
[0018]图3是本专利技术之计时计数控制模块的一实施例的架构方块图;
[0019]图4是本专利技术之一实施例的时序示意图;以及
[0020]图5是一种已知的处理器之系统架构示意图。
[0021]附图标记
[0022]10
ꢀꢀꢀꢀꢀ
输入单元
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20、20a、20b
ꢀꢀꢀ
计时计数控制模块
[0023]21
ꢀꢀꢀꢀꢀ
正反器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一逻辑门
[0024]221
ꢀꢀꢀꢀ
第一输入端
ꢀꢀꢀꢀꢀꢀꢀ
222
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二输入端
[0025]223
ꢀꢀꢀ
输出端
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
23
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二逻辑门
[0026]231
ꢀꢀꢀꢀ
第一输入端
ꢀꢀꢀꢀꢀꢀꢀ
232
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二输入端
[0027]233
ꢀꢀꢀꢀ
输出端
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
24
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
计时计数单元
[0028]30
ꢀꢀꢀꢀꢀ
输出单元
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40、40a、40b
ꢀꢀꢀꢀ
缓存器
[0029]50
ꢀꢀꢀꢀꢀ
内部核心逻辑区块 100、100
’ꢀꢀꢀꢀꢀꢀ
处理器
[0030]600
ꢀꢀꢀꢀ
处理器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
610
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
内部核心逻辑区块
[0031]611
ꢀꢀꢀꢀ
运算逻辑单元
ꢀꢀꢀꢀꢀ
620
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
周边功能区块
[0032]621
ꢀꢀꢀꢀ
计时计数器
ꢀꢀꢀꢀꢀꢀꢀ
622
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
程式存储器
[0033]623
ꢀꢀꢀꢀ
缓存器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
630
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入输出接口
[0034]631
ꢀꢀꢀꢀ
输入接口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
632
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输岀接口
[0035]640
ꢀꢀꢀꢀ
中断生成器
ꢀꢀꢀꢀꢀꢀꢀ
CLK
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
时钟输入端
[0036]Clock
ꢀꢀ
内部时钟信号
ꢀꢀꢀꢀꢀ
D
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入端
[0037]event
ꢀꢀ
溢位信号
ꢀꢀꢀꢀꢀꢀꢀꢀ
gated clock
ꢀꢀꢀꢀꢀ
门控时钟信号
[0038]ONtrigger
ꢀꢀꢀ
触发信号
ꢀꢀꢀꢀꢀꢀꢀꢀ
ONlatch
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
闩锁信号
[0039]Pprogram
ꢀꢀꢀꢀ
可编程脉冲信号
ꢀꢀ
Q
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输出端...

【技术保护点】

【技术特征摘要】
1.一种可由外部信号直接启动输出的处理器,其特征在于,其包括:输入单元;输出单元;第一计时计数控制模块,与所述输入单元以及所述输出单元电性连接,缓存器,与所述第一计时计数控制模块电性连接;以及内部核心逻辑区块,与所述缓存器电性连接;其中,由所述输入单元取得触发信号,所述第一计时计数控制模块根据所述触发信号控制所述输出单元输出可编程脉冲信号,其中,所述处理器不以内部核心逻辑区块来控制所述输出单元输出所述可编程脉冲信号。2.根据权利要求1所述之处理器,其特征在于,所述处理器更包括:第二计时计数控制模块,其与所述第一计时计数控制模块以及所述输出单元电性连接,并配置于所述第一计时计数控制模块以及所述输出单元之间;以及第二缓存器,与所述第二计时计数控制模块以及所述内部核心逻辑区块电性连接,并配置于所述第二计时计数控制模块以及所述内部核心逻辑区块之间。3.根据权利要求1所述之处理器,其特征在于,所述计时计数控制模块更包括:正反器,其具有时钟输入端、输出端以及重置端,所述时钟输入端接收所述触发信号,所述输出端输出闩锁信号,所述重置端接收重置信号;第一逻辑门,其具有第一输入端、第二输入端以及输出端,所述第一输入端接收溢位信号,所述第二输入端与所述正反器的所述输出端电性连接并接收所述闩锁信号,所述第一逻辑门的所述输出端输出所述可编程脉冲信号;第二逻辑门,其具有第一输入端、第二输入端以及输出端,所述第二逻辑门的所述第一输入端接收内部时钟信号,所述第二逻辑门的所述第二输入端与所述第一逻辑门的所述输入端电性连接并接收所述可编程脉冲信号,所述第二逻辑门的所述输出端输出门控时钟信号;以及计时计数单元,与所述第一逻辑门的所述第一输入端电性连接,并与所述第二逻辑门的所述输出端电性连接。4.根据权利要求3所述之处理器,其特征在于,在第一时点,所述触发信号、所述闩锁信号、所述溢位信号、所述重置信号以及所述可编程脉冲信号为第一电压准位;在第二时点,所述溢位信号由所述第一电压...

【专利技术属性】
技术研发人员:梁伟成张平
申请(专利权)人:芯巧科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1