一种半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，该半导体器件包括层叠在基底的上方的牺牲膜层、以及从上向下贯穿牺牲膜层的电容孔。基底中形成有着陆焊盘，该电容孔与着陆焊盘连通。还包括下电极，该下电极包括形成在电容孔内且与着陆焊盘接触的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分。通过保留部分牺牲膜层，下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成，由于牺牲膜层部分保留，其环绕在下电极的下部分，能够对下电极进行支撑，防止下电极倾斜；后续工序中在下电极上沉积介质层及上电极时，环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形，从而防止电容器坍塌。塌。塌。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]电容器(Capacitor)是一种可以存储电量和电能的元件。可以通过在电容器的两个电极上施加不同的电压，使得电容器内储存不同数量的电荷。在此基础上，可以通过电容器来实现对不同数据的存储。由此可见，电容器的品质直接影响半导体器件的数据存储性能。
[0003]为了提升存储器的驱动性能，需要增加电容器的电容。一般增加电容器电容的方式是增加电容器的高度。然而电容器的高度增高，会导致电容器的高宽比(Aspect Ratio)增加。电容器的高宽比增加，就容易在Wet Clean(湿法清洗)工艺进行时，出现电容器倾斜、弯曲甚至塌陷等问题。

技术实现思路

[0004]本专利技术提供了一种半导体器件及其制造方法，用以防止电容器倾斜、弯曲或坍塌。
[0005]第一方面，本专利技术提供了一种半导体器件，该半导体器件包括层叠在基底的上方的牺牲膜层、以及从上向下贯穿牺牲膜层的电容孔。其中，基底中形成有着陆焊盘，该电容孔与着陆焊盘连通。该半导体器件还包括下电极，该下电极包括形成在电容孔内且与着陆焊盘接触的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分。
[0006]在上述的方案中，通过保留部分牺牲膜层，下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成，由于牺牲膜层部分保留，其环绕在下电极的下部分，能够对下电极进行支撑，防止下电极倾斜；后续工序中在下电极上沉积介质层及上电极时，环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形，从而防止电容器坍塌。在应用时，由于环绕在下电极的下部分的牺牲膜层对下电极进行支撑，电容器结构较为牢固，可以适当增大堆叠电容器的高宽比，以增大电容器的电容，提高存储性能。
[0007]在一个具体的实施方式中，在牺牲膜层上层叠有第一刻蚀阻挡层；电容孔从上向下依次贯穿第一刻蚀阻挡层及牺牲膜层后与着陆焊盘连通。以便于在制造过程中，去除部分牺牲膜层，保留部分牺牲膜层，形成由电容孔内及电容孔外两部分构成的下电极。
[0008]在一个具体的实施方式中，牺牲膜层与基底之间还层叠有第二刻蚀阻挡层，且电容孔从上到下依次贯穿第一刻蚀阻挡层、牺牲膜层及第二刻蚀阻挡层后与着陆焊盘连通。通过在牺牲膜层及基底之间层叠第二刻蚀阻挡层，以防止后续刻蚀或清洗等操作对基底造成影响，确保基底品质。
[0009]在一个具体的实施方式中，第一刻蚀阻挡层及第二刻蚀阻挡层的材料为SiN、SiBN或SiCN，以提高刻蚀时的阻挡效果。
[0010]在一个具体的实施方式中，下电极中位于电容孔内的部分的高度为h1，下电极中外露于电容孔外的部分的高度为h2；其中，(h1+h2)
×
50％≤h1≤(h1+h2)
×
70％。以保证保
留的部分牺牲膜层对下电极的支撑效果，同时提高电容器的电容。
[0011]在一个具体的实施方式中，下电极的形状为筒状；其中，下电极的底壁与着陆焊盘接触，下电极的侧壁部分与电容孔的侧壁接触，部分外露于电容孔外。在下电极的底壁、内侧壁、以及外露于电容孔外部分的侧壁均形成有上电极、以及将下电极与上电极绝缘隔离的介质层。通过在下电极的内外侧均设置电容器结构，以提高电容器的电容，提高存储效果。
[0012]在一个具体的实施方式中，半导体器件为动态随机存取存储器，以防止动态随机存取存储器中由于下电极的倾斜、弯曲等引起电容器坍塌。
[0013]第二方面，本专利技术还提供了一种半导体器件的制造方法，该制造方法包括：提供一基底，基底中形成着陆焊盘；在基底的上方，形成覆盖基底的牺牲膜层；从上向下刻蚀牺牲膜层，形成与着陆焊盘连通的电容孔；在电容孔内形成与着陆焊盘接触的下电极；去除部分牺牲膜层，使下电极部分位于电容孔内，部分外露于电容孔外。
[0014]在上述的方案中，通过保留部分牺牲膜层，下电极由在电容孔内的部分、以及沿着电容孔的侧壁向上延伸到外露于电容孔外的部分组成，由于牺牲膜层部分保留，其环绕在下电极的下部分，能够对下电极进行支撑，防止下电极倾斜；后续工序中在下电极上沉积介质层及上电极时，环绕在下电极的下部分的牺牲膜层还防止下电极弯曲变形，从而防止电容器坍塌。在应用时，由于环绕在下电极的下部分的牺牲膜层对下电极进行支撑，电容器结构较为牢固，可以适当增大堆叠电容器的高宽比，以增大电容器的电容，提高存储性能。
[0015]在一个具体的实施方式中，牺牲膜层的内部形成有第一刻蚀阻挡层，且电容孔从上向下贯穿牺牲膜层及第一刻蚀阻挡层后与着陆焊盘连通。去除部分牺牲膜层，使下电极部分位于电容孔内，部分外露于电容孔外具体为：去除牺牲膜层中位于第一刻蚀阻挡层的上方的部分，使下电极部分位于电容孔内，部分外露于电容孔外。以便于在制造过程中，去除部分牺牲膜层，保留部分牺牲膜层，形成由电容孔内及电容孔外两部分构成的下电极。
[0016]在一个具体的实施方式中，去除牺牲膜层中位于第一刻蚀阻挡层的上方的部分，使下电极部分位于电容孔内，部分外露于电容孔具体为：采用等离子体刻蚀或湿法刻蚀的方式刻蚀牺牲膜层中位于第一刻蚀阻挡层的上方的部分，使下电极部分位于电容孔内，部分外露于电容孔外。以提高对位于第一刻蚀阻挡层上方的部分牺牲膜层进行去除的效果。
[0017]在一个具体的实施方式中，在基底的上方形成覆盖基底的牺牲膜层之前，该制造方法还包括：在基底上形成覆盖基底的第二刻蚀阻挡层。从上向下刻蚀牺牲膜层，形成与着陆焊盘连通的电容孔具体为：从上向下刻蚀牺牲膜层、第一刻蚀阻挡层及第二刻蚀阻挡层，形成与着陆焊盘连通的电容孔。通过在牺牲膜层及基底之间层叠第二刻蚀阻挡层，以防止后续刻蚀或清洗等操作对基底造成影响，确保基底品质。
[0018]在一个具体的实施方式中，在电容孔内形成与着陆焊盘接触的下电极包括：在牺牲膜层及电容孔的孔底及内壁上沉积下电极材料层；采用等离子体刻蚀或湿法刻蚀的方式去除下电极材料层中位于电容孔外的部分，形成下电极。以便于去除下电极材料层中位于电容孔外的部分。
附图说明
[0019]图1a为现有技术中制造电容器的其中一步工序的示意图；
[0020]图1b为现有技术中制造电容器的其中另一步工序的示意图；
[0021]图1c为现有技术中制造电容器的其中另一步工序的示意图；
[0022]图1d为现有技术中制造电容器的其中另一步工序的示意图；
[0023]图1e为现有技术中制造电容器的其中另一步工序的示意图；
[0024]图2a为本专利技术实施例提供的一种半导体器件的结构示意图；
[0025]图2b为图2a中提供的一种半导体器件从俯视角度下看的结构示意图；
[0026]图3为本专利技术实施例提供的一种半导体器件的制造方法中的一步工序的示意图；
[0027]图4a为本专利技术实施例提供的一种半导体器件的制造方法中的另一步工序的示意图；
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：形成在基底中的着陆焊盘；层叠在所述基底的上方的牺牲膜层；从上向下贯穿所述牺牲膜层后与所述着陆焊盘连通的电容孔；下电极，包括形成在所述电容孔内且与所述着陆焊盘接触的部分、和沿着所述电容孔的侧壁向上延伸到外露于所述电容孔外的部分。2.如权利要求1所述的半导体器件，其特征在于，在所述牺牲膜层上层叠有第一刻蚀阻挡层；所述电容孔从上向下依次贯穿所述第一刻蚀阻挡层及牺牲膜层后与所述着陆焊盘连通。3.如权利要求2所述的半导体器件，其特征在于，所述牺牲膜层与所述基底之间还层叠有第二刻蚀阻挡层，且所述电容孔从上到下依次贯穿所述第一刻蚀阻挡层、牺牲膜层及第二刻蚀阻挡层后与所述着陆焊盘连通。4.如权利要求3所述的半导体器件，其特征在于，所述第一刻蚀阻挡层及第二刻蚀阻挡层的材料为SiN、SiBN或SiCN。5.如权利要求1所述的半导体器件，其特征在于，所述下电极中位于电容孔内的部分的高度为h1，所述下电极中外露于所述电容孔外的部分的高度为h2；其中，(h1+h2)
×
50％≤h1≤(h1+h2)
×
70％。6.如权利要求1所述的半导体器件，其特征在于，所述下电极的形状为筒状；其中，所述下电极的底壁与所述着陆焊盘接触；所述下电极的侧壁部分与所述电容孔的孔壁接触，部分外露于所述电容孔外；在所述下电极的底壁、内侧壁、以及外露于所述电容孔外部分的外侧壁上均形成有上电极、以及将所述下电极与上电极绝缘隔离的介质层。7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为动态随机存取存储器。8.一种半导体器件的制造方法，其特征在于，包括：提供一基底，所述基底中形成着陆焊盘；在所述基底的上方，形成覆盖所...

【专利技术属性】
技术研发人员：郭炳容，杨涛，卢一泓，胡艳鹏，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：