本发明专利技术公开了一种基于磁性随机存储器(MRAM)的模拟域近存计算阵列结构，包括1晶体管1磁隧道结(1T1M)存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、模数转换器、移位加法电路、时序控制电路以及模式选择模块。该发明专利技术具备标准读写模式和近存计算模式。标准读写模式下实现存储阵列中数据的读写操作；近存计算模式下利用1T1M的存储单元，提高MRAM的等效磁阻比(TMR)，在读取数据的同时运用电流积分完成神经网络计算中的多比特乘累计算，同时将计算模块排布在存储阵列附近，既不改变存储阵列，也减少了访存能耗，相比传统的冯诺依曼架构的神经网络加速器，本发明专利技术有效提高计算精度和电路能效，且与现有存储结构兼容。现有存储结构兼容。现有存储结构兼容。
【技术实现步骤摘要】
一种基于磁性随机存储器的模拟域近存计算阵列结构
[0001]本专利技术属于集成电路设计领域，尤其涉及一种基于磁性随机存储器(MRAM)的模 拟域近存计算阵列结构，以及基于存内实现多比特乘累加计算的电路设计方法。
技术介绍
[0002]近年来，深度学习与大数据终端等数据密集型技术快速发展，这对计算单元和存储器 的数据吞吐量和计算速度提出了更高的要求。在传统的冯
·
诺依曼架构中，存储器和计算 单元是独立的两个部分，数据在存储器与计算单元间传递所带来的功耗与速度限制，已经 成为现代计算机进一步发展的瓶颈。同时，计算中产生的大量数据需要大面积的存储器来 保存，而存储器的面积增大会使数据读写功耗上升。近存计算打破传统计算机的冯
·
诺依 玛架构，将计算电路嵌入存储器中，具有计算功能的电路排布在存储单元附近，存储和计 算连为一体，从而大幅度降低数据迁移以及对存储器的访存功耗，并且不改变存储阵列， 与现有工艺兼容。
[0003]目前，乘累加计算在近存计算中多采用模拟域的计算方式。模拟域计算同时开启多行 字线，并将输入数据转化为电压信号，通过产生的位线电流进行计算。最后将位线电流转 化为电压信号，由A/D转换器进行检测和量化。同时开启多行的计算方式提高了数据的 吞吐量，并将访存的功耗均摊给了各个存储单元，进一步降低了计算功耗。在模拟域计算 的过程中，由于电压电流的不断变化，晶体管的工作点发生偏移，会导致计算结果的非线 性，使量化误差增大。
[0004]磁性随机存储器具有非易失性、读写速度快、低静态功耗以及与CMOS工艺兼容等 优点。基于MRAM的模拟域近存计算通常要用磁隧道结的高低阻态来表示0和1，并利 用流过磁隧道结的电流来完成后续的计算。但是，MRAM的高低阻态间区分不大，TMR 偏低，导致近存计算的准确率偏低。
技术实现思路
[0005]本专利技术目的在于提供一种基于磁性随机存储器的模拟域近存计算阵列结构,以解决基 于MRAM的模拟域近存计算TMR偏低和模拟近存计算非线性的技术问题。
[0006]为解决上述技术问题，本专利技术的具体技术方案如下：
[0007]一种基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，包括1晶体管1 磁隧道结1T1M存储阵列(MRAM存储阵列)、近存模拟计算阵列、读写电路、行译码 驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、A/D转换器、移位加法电路、 时序控制电路以及模式选择模块；
[0008]所述MRAM存储阵列包括M行N列的1晶体管1磁隧道结1T1M存储单元、模式 切换传输管阵列、参考锁存阵列和近存模拟计算阵列，读写模式时，实现相当于1晶体管 1磁隧道结1T1M存储阵列的存储功能；计算模式时，与参考锁存阵列连接形成锁存结构， 并与近存模拟计算阵列连接实现1T1M的计算功能；
[0009]所述模式切换传输管阵列由与存储阵列列数相等的传输管组成，负责切换每列存储单 元的工作模式。
[0010]所述参考锁存阵列由2晶体管1电阻的锁存结构排列组成，在计算模式时将MRAM 的等效磁阻比(TMR)转换为晶体管的开关阻态之比；
[0011]所述近存模拟计算阵列，在计算模式时，实现1晶体管1磁隧道结1T1M存储单元内 数据与输入数据的近存计算功能；
[0012]所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数 据读写；
[0013]所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数 据转化为相对应的脉冲宽度；
[0014]所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充 电，把电流信号转化为电压信号；
[0015]所述A/D转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；
[0016]所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计 算，最终得到多比特乘累加计算的结果；
[0017]所述模式选择模块，负责切换整个阵列的工作模式，以及产生各个模块的使能信号。
[0018]进一步的，所述的近存模拟计算阵列包括1T1M存储阵列，输入接字线WL[n]、位线 BL[n]、源线SL[n]，输出接模式切换传输管阵列；模式切换传输管阵列包括八个传输管， 输入接存储阵列、每列功能选择使能信号CEN[n]，输出接参考锁存阵列；参考锁存阵列 输入接模式切换传输管阵列、总功能选择使能信号CEN、第二位线BL，输出接字线WL[n]； 近存模拟计算阵列包括第一反相器INV1，输入接字线WL[n]，输出接节点W[n]；总模式 选择使能信号CEN选通的三态门TSG[n]，输入接节点W[n]，输出接相邻子阵列WL[n]； 第一NMOS管N1，栅极接节点W0，源极接地，漏极接节点W2；第二NMOS管N2， 栅极接输入数据IN[n]，源极接节点W2，漏极接计算线CL。
[0019]当CEN与CEN[n]同时为1时，1T1M存储阵列、模式切换传输管阵列、参考锁存阵 列与仅存模拟计算阵列连接，实现1T1M计算功能，当IN[n]与读取单元内容同时为1时， N1与N2管同时打开，CL对地放电，计算结果为1；否则为0；
[0020]进一步的，MRAM存储阵列包括M行N列的1晶体管1磁隧道结1T1M存储单元、 模式切换传输管单元、参考锁存单元，在计算模式时形成锁存结构单元。所有存储单元有 共同的模式选择使能CEN，单行存储单元使用的模式选择使能CEN[n]，每列存储单元有 共同的第一位线BL、与锁存结构相连的第二位线BR、源线SL、每行存储单元有共同的 字线WL；当使能CEN与CEN[n]同时为0时，参考锁存单元与存储单元断开，利用字线 WL、第一位线BL、源线SL实现存储单元基本的读写功能；当使能CEN与CEN[n]同时 为1时，参考锁存单元与存储单元连接，电阻R阻值介于MTJ高阻态与低阻态之间，参 考锁存结构与存储单元形成正反馈，将字线WL电平根据存储内容拉高或拉低，将MRAM 的等效磁阻比(TMR)转换为晶体管的开关阻态之比。
[0021]进一步的，计算模式时，所述存储单元、模式切换传输管单元、参考锁存单元组成的 锁存结构单元包括：
[0022]第一NMOS管N1，其栅极连接字线WL，源极连接源线SL，漏极连接第一节点NET1；
[0023]第二NMOS管N2，其栅极连接单行模式选择使能CEN[n]，源极连接第二节点NET2， 漏极连接第一节点NET1；
[0024]第三NMOS管N3，其栅极连接第二节点NET2，源极接地，漏极连接第三节点NET3；
[0025]第四NMOS管N4，其栅极连接总模式选择使能CEN，源极连接字线WL，漏极连接 第三节点NET3；
[0026]磁隧道结器件M，一端连接第一节点NET1，另一端连接位线BL；
[0027]电阻R，一端连接第三节点NET3，另一端连接第二位线BR；
[0028本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，包括1晶体管1磁隧道结1T1M存储阵列、读写电路、行译码驱动电路、数据输入单元、脉冲产生电路、电流镜积分模块、A/D转换器、移位加法电路、时序控制电路以及模式选择模块；所述1晶体管1磁隧道结1T1M存储阵列包括M行N列的1晶体管1磁隧道结1T1M存储单元、模式切换传输管阵列、参考锁存阵列和近存模拟计算阵列；读写模式时，实现相当于1晶体管1磁隧道结1T1M存储阵列的存储功能；计算模式时，与参考锁存阵列连接形成锁存结构，并与近存模拟计算阵列连接实现1T1M的计算功能；所述模式切换传输管阵列由与存储阵列列数相等的传输管组成，负责切换每列存储单元的工作模式；所述参考锁存阵列由2晶体管1电阻的锁存单元排列组成，在计算模式时将MRAM的等效磁阻比转换为晶体管的开关阻态之比；所述近存模拟计算阵列，在计算模式时，实现1晶体管1磁隧道结1T1M存储单元内数据与输入数据的近存计算功能；所述行译码驱动电路和读写电路，在读写模式时被用于所述存储阵列的行列译码和数据读写；所述数据输入单元和脉冲产生电路，在计算模式时实现激活数据的输入，并将激活数据转化为相对应的脉冲宽度；所述电流镜积分模块，在计算模式时将经过多个存储单元的电流进行镜像并对电容充电，把电流信号转化为电压信号；所述A/D转化器，在计算模式时，将得到模拟量电压进行量化，从而得到数字结果；所述移位加法电路，在计算模式时，将高位和低位权重的计算结果进行移位和求和计算，最终得到多比特乘累加计算的结果；所述模式选择模块，负责切换整个阵列的工作模式，以及产生各个模块的使能信号。2.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所述的近存模拟计算阵列包括1T1M存储阵列，输入接字线WL[n]、位线BL[n]、源线SL[n]，输出接模式切换传输管阵列；模式切换传输管阵列包括八个传输管，输入接存储阵列、每列功能选择使能信号CEN[n]，输出接参考锁存阵列；参考锁存阵列输入接模式切换传输管阵列、总功能选择使能信号CEN、第二位线BL，输出接字线WL[n]；近存模拟计算阵列包括第一反相器INV1，输入接字线WL[n]，输出接节点W[n]；总模式选择使能信号CEN选通的三态门TSG[n]，输入接节点W[n]，输出接相邻子阵列WL[n]；第一NMOS管N1，栅极接节点W0，源极接地，漏极接节点W2；第二NMOS管N2，栅极接输入数据IN[n]，源极接节点W2，漏极接计算线CL；当CEN与CEN[n]同时为1时，1T1M存储阵列、模式切换传输管阵列、参考锁存阵列与近存模拟计算阵列连接，实现1T1M计算功能，当IN[n]与读取单元内容同时为1时，N1与N2管同时打开，CL对地放电，计算结果为1；否则为0。3.根据权利要求1所述的基于磁性随机存储器的模拟域近存计算阵列结构，其特征在于，所有1晶体管1磁隧道结1T1M存储单元有共同的模式选择使能CEN，单行存储单元使用的模式选择使能CEN[n]，每列存储单元有共同的第一位线BL、与锁存结构相连的第二位线BR、源线SL、每行存储单元有共同的字线WL；当使能CEN与CEN[n]同时为0时，参考锁存阵列与存
储单元断开，利用字线WL、第一位线BL、源线SL实现存储单元基本的读写功能；当使能CEN与CEN[n]同时为1时，参考锁存阵列与存储单元连接，电阻R阻值介于MTJ高阻态与低阻态之间，参考锁存结构与存储单元形成正反馈，将字线WL电平根据存储内容拉高或拉低，将MRAM的等效磁阻比转换为晶体管的开关阻态之比；计算模式时，所述存储阵列、模式切换传输管阵列、参考锁...
【专利技术属性】
技术研发人员：邱展蓬，郭亚楠，蔡浩，刘波，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。