非易失性存储器设备和在非易失性存储器中编程的方法技术

一种非易失性存储器设备包括至少一个存储器块和控制电路。该至少一个存储器块包括多个单元串，每个单元串包括串选择晶体管、多个存储器单元和接地选择晶体管。该控制电路通过下列方式控制程序操作：在程序循环的位线设置时段期间，将多个单元串的通道预充电至第一电压；在程序循环的程序执行时段期间，将程序电压施加到多个单元串的选定字线；以及在将多个单元串的选定字线和未选定字线的电压恢复到小于接地电压的负电压之后，在程序循环的恢复时段期间，将选定字线和未选定字线的电压恢复到大于接地电压的第二电压。到大于接地电压的第二电压。到大于接地电压的第二电压。

【技术实现步骤摘要】
非易失性存储器设备和在非易失性存储器中编程的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年10月26日在韩国知识产权局提交的韩国专利申 请第10
‑
2020
‑
0139081号的优先权，其公开内容通过引用整体并入本文。

技术介绍

[0003]示例实施例一般涉及半导体存储器设备，更具体地涉及非易失性存储器 设备和/或在非易失性存储器设备中进行编程的方法。
[0004]用于存储数据的半导体存储器设备可以被分类为易失性存储器设备和 非易失性存储器设备。诸如动态随机存取存储器(DRAM)设备的易失性存 储器设备通常被配置为通过对存储器单元中的电容器进行充电或放电来存 储数据，且在电源关闭/禁用时可能会丢失所存储的数据。即使电源关闭，诸 如闪存设备的非易失性存储器设备也可以保持所存储的数据。易失性存储器 设备被广泛用作各种装置的主存储器，而非易失性存储器设备被广泛用于在 诸如计算机、移动设备等的各种电子设备中存储程序代码和/或数据。
[0005]近来，已经开发了诸如垂直NAND存储器设备本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器设备，包括：至少一个的存储器块，所述存储器块包括多个单元串，所述多个单元串的每一个包括串选择晶体管、多个存储器单元、以及接地选择晶体管；所述串选择晶体管、所述多个存储器单元、以及所述接地选择晶体管在垂直方向串联连接在源级线与位线之间；控制电路，被配置为通过下列方式控制程序操作：在程序循环的位线设置时段期间，将所述多个单元串的通道预充电至第一电压；在所述程序循环的程序执行时段期间，将程序电压施加到所述多个单元串的选定字线；以及在将所述多个单元串的所述选定字线和未选定字线的电压恢复到小于接地电压的电压之后，在所述程序循环的恢复时段期间，将所述选定字线和所述未选定字线的所述电压恢复到大于所述接地电压的第二电压。2.根据权利要求1所述的非易失性存储器设备，还包括：电压发生器电路，被配置为基于控制信号生成字线电压；以及地址解码器电路，被配置为向所述至少一个存储器块提供所述字线电压，其中，所述控制电路被配置为控制所述电压发生器和所述地址解码器，控制所述电压发生器电路和所述地址解码器电路是基于命令和包括所述选定字线的地址的地址的。3.根据权利要求2所述的非易失性存储器设备，其中，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路在程序执行时段期间将程序通过电压施加到所述未选定字线。4.根据权利要求2所述的非易失性存储器设备，其中，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路：将第一接通电压施加到所述多个单元串中的选定单元串的串选择晶体管以及接地选择晶体管，从所述位线设置时段中的第一时间点到所述位线设置时段的结束时间点，所述第一接通电压被施加到所述选定单元串；以及将所述第一接通电压施加到所述多个单元串中的未选定单元串的串选择晶体管以及接地选择晶体管，从所述位线设置时段中的所述第一时间点到所述位线设置时段中的第二时间点，所述第一接通电压被施加到所述未选定单元串。5.根据权利要求4所述的非易失性存储器设备，其中，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路：将所述第一接通电压施加到所述选定单元串的所述串选择晶体管以及所述接地选择晶体管，从所述位线设置时段的所述结束时间点起并且在所述程序执行时段期间，所述第一接通电压被施加到所述选定单元串；以及将所述接地电压施加到所述未选定单元串的所述串选择晶体管以及所述接地选择晶体管，从所述位线设置时段的所述结束时间点起并且在所述程序执行时段期间，所述接地电压被施加到所述未选定单元串。6.根据权利要求5所述的非易失性存储器设备，其中，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路：在所述程序恢复时段期间将所述第一接通电压施加到所述选定单元串的所述串选择晶体管以及所述接地选择晶体管；以及
在所述程序恢复时段期间将第二接通电压施加到所述未选定单元串的所述串选择晶体管以及所述接地选择晶体管。7.根据权利要求2所述的非易失性存储器设备，其中，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路：将第一负电压施加到所述选定字线和所述未选定字线，从所述程序恢复时段的开始时间点到所述程序恢复时段中的第一时间点，所述第一负电压被施加到所述选定字线和所述未选定字线；将所述第二电压施加到所述选定字线，其中，从所述程序恢复时段的所述第一时间点起，所述第二电压被施加到所述选定字线；以及将所述第二电压施加到所述未选定字线，其中，从所述程序恢复时段中的所述第一时间点到所述程序恢复时段中的第二时间点，所述第二电压被施加到所述未选定字线。8.根据权利要求2所述的非易失性存储器设备，其中，在继所述程序恢复时段之后的验证读取时段期间，所述控制电路被配置为控制所述电压发生器电路和所述地址解码器电路：将验证读取电压施加到所述选定字线；将验证通过读取电压施加到所述未选定字线；将所述验证通过读取电压施加到所述多个单元串中的选定单元串的串选择晶体管以及接地选择晶体管；以及将所述接地电压施加到所述多个单元串中的未选定单元串的串选择晶体管以及所述多个单元串中的所述未选定单元串的接地选择晶体管。9.根据权利要求2所述的非易失性存储器设备，其中，随着所述程序循环的数量增加，所述控制电路被配置为控制所述电压生成器电路和所述地址解码器电路：步进降低在所述位线设置时段期间施加到所述未选定字线的第二负电压的电平；步进增加在所述程序执行时段期间施加到所述选定字线的所述程序电压的电平；以及维持在所述程序执行时段期间施加到所述未选定字线的程序通过电压的电平。10.根据权利要求2所述的非易失性存储器设备，其中，随着所述程序循环的所述数量增加，所述控制电路被配置为控制所述电压生成器电路和所述地址解码器电路：将施加到所述未选定字线的第二负电压的所述电平降低第一间隙；以及将施加到所述选定字线的所述程序电压的所述电平增加第二间隙。11.根据权利要求1所述的非易失性存储器设备，其中，所述多个单元串在所述垂直方向被划分为多个...

【专利技术属性】
技术研发人员：崔容赫，南尚完，柳载德，李耀翰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：