当前位置: 首页 > 专利查询>安徽大学专利>正文

一种基于极性加固技术的12T抗辐照SRAM存储单元制造技术

技术编号:33430141 阅读:48 留言:0更新日期:2022-05-19 00:20
本发明专利技术公开了一种基于极性加固技术的12T抗辐照SRAM存储单元,包括4个NMOS晶体管和8个PMOS晶体管;内部存储节点I2和I3由P2和P3交叉耦合,外部存储节点I1和I4由N1和N2交叉耦合;P1和P4作为上拉管,P1和P4对I2和I3进行加固,I2和I3全部由PMOS晶体管包围,这构成了极性加固结构;I2通过P7连接到第BLB,I3通过P8连接到BL,I1通过N3连接到BL,I4通过N4连接到BLB,N3和N4由WL控制,P7和P8由WWL控制。本发明专利技术能够提高SRAM存储单元的抗单粒子翻转能力,而且可以在牺牲较小单元面积的情况下大幅提高SRAM存储单元写速度,降低了SRAM存储单元的功耗。降低了SRAM存储单元的功耗。降低了SRAM存储单元的功耗。

【技术实现步骤摘要】
一种基于极性加固技术的12T抗辐照SRAM存储单元


[0001]本专利技术涉及SRAM(Static Random Access Memory,中文为静态随机存储器)
,尤其涉及一种基于极性加固技术的12T(12T是指12个CMOS管)抗辐照SRAM存储单元,它是一种可以提高存储单元写速度和提高单元抗单粒子翻转(Single Event Upset,SEU)能力的单元电路结构,以下简称RHMC

12T。

技术介绍

[0002]随着集成电路产业的快速发展,静态随机存储器已经成为高性能集成电路(IC)的关键组成部分。在航天电子设备中,集成电路芯片几乎是不可缺少的部件,而航天电子设备往往处于空间辐射环境中,一旦来自宇宙射线的高能粒子撞击存储单元的一个敏感节点,偶尔就会造成暂时的单粒子翻转(SEU)。同时,SRAM单元的存储节点电容随着总面积的减小而减小,而电源电压随着技术发展而降低,这减少了存储节点的电荷,因此高能粒子(高能量粒子(如中子)存在于宇宙射线和射线粒子中)的影响容易导致SEU的混乱。当高能粒子穿过硅基板时,会产生少数载流子(电子和空穴对),这些载流子在源极或漏极扩散处被收集和积累,在敏感节点处产生电压瞬变。如果累积的电量大于敏感节点上的电量,则会改变敏感存储节点上的数据。
[0003]为解决SRAM单元的SEU的影响,提高存储单元抗SEU的能力,现有技术中主要包括以下几种方案:
[0004](1)如图1所示的电路是Shah M.Jahinuzzamandeng和David J.Rennie在2009年提出的一种Soft Error Tolerant 10T SRAM BitCell(QUATRO 10T)电路,它由四个PMOS晶体管和六个NMOS晶体管构成,其中有两个NOMS晶体管作为传输晶体管;该电路的写能力较差,写延迟较高,在高频下写失败率较大。
[0005](2)如图2所示的电路是基本的6T SRAM存储单元,它由两个PMOS晶体管和四个NMOS晶体管构成;该存储单元所使用的晶体管数量最少,因此具有最小的面积,但该电路不具备任何的抗单节点翻转的能力。
[0006](3)如图3所示的电路是Soumitra Pal在2021年提出的一种soft

error

aware

14T(SEA14T)电路,它是由六个PMOS晶体管和八个NMOS晶体管组成,其中两个NMOS晶体管作为传输晶体管;它虽具有较好的抗SEU能力,但电路消耗的面积较大且写数据延迟较高。
[0007](4)如图4所示的电路是Aibin Yan在2019年提出的Quadruple Cross

Coupled Memory(QCCM12T)电路,它使用四个存取晶体管,具有较低的读写存取时间,能较好的容忍单节点翻转和少数双节点对翻转,但该电路具有较大的静态功耗。
[0008](5)如图5所示的电路是Soumitra Pal在2021年提出的一种soft

error resilient read decoupled 12T(SRRD12T)电路,它是由八个PMOS晶体管和四个NMOS晶体管组成的,其中两个NMOS晶体管和两个PMOS晶体管作为传输晶体管,它虽然具有较低的写延迟,但其读延迟较高。
[0009]有鉴于此,特提出本专利技术。

技术实现思路

[0010]本专利技术的目的是提供了一种基于极性加固技术的12T抗辐照SRAM存储单元,以解决现有技术中存在的上述技术问题。本专利技术不仅能够提高SRAM存储单元的抗单粒子翻转能力,而且可以在牺牲较小单元面积的情况下大幅提高SRAM存储单元写速度,降低了SRAM存储单元功耗。
[0011]本专利技术的目的是通过以下技术方案实现的:
[0012]一种基于极性加固技术的12T抗辐照SRAM存储单元,包括4个NMOS晶体管和8个PMOS晶体管,这4个NMOS晶体管分别定义为N1、N2、N3、N4;这8个PMOS晶体管分别定义为P1、P2、P3、P4、P5、P6、P7、P8;内部存储节点I2和内部存储节点I3由PMOS晶体管P2和PMOS晶体管P3交叉耦合,外部存储节点I1和外部存储节点I4由NMOS晶体管N1和NMOS晶体管N2交叉耦合;PMOS晶体管P1和PMOS晶体管P4作为上拉管,NMOS晶体管N1和NMOS晶体管N2作为下拉管;PMOS晶体管P1和PMOS晶体管P4对内部存储节点I2和内部存储节点I3进行加固,内部存储节点I2和内部存储节点I3全部由PMOS晶体管包围,这构成了极性加固结构;内部存储节点I2通过PMOS晶体管P7连接到第二位线BLB,内部存储节点I3通过PMOS晶体管P8连接到第一位线BL,外部存储节点I1通过NMOS晶体管N3连接到第一位线BL,外部存储节点I4通过NMOS晶体管N4连接到第二位线BLB,NMOS晶体管N3和NMOS晶体管N4由第一字线WL控制,PMOS晶体管P7和PMOS晶体管P8由第二字线WWL控制。
[0013]优选地,PMOS晶体管P2的漏极与PMOS晶体管P3的栅极、PMOS晶体管P5的源极电连接于内部存储节点I2,PMOS晶体管P5的漏极接地,PMOS晶体管P3的漏极与PMOS晶体管P2的栅极、PMOS晶体管P6的源极电连接于内部存储节点I3,PMOS晶体管P6的漏极接地;NMOS晶体管N1的漏极与NMOS晶体管N2的栅极、PMOS晶体管P6的栅极电连接于外部存储节点I1,NMOS晶体管N1的源极接地,NMOS晶体管N2的漏极与NMOS晶体管N1的栅极、PMOS晶体管P5的栅极电连接于外部存储节点I4,NMOS晶体管N2的源极接地;PMOS晶体管P1的源极接电压VDD,PMOS晶体管P1的栅极与内部存储节点I2电连接,PMOS晶体管P1的漏极与外部存储节点I1、PMOS晶体管P3的源极电连接;PMOS晶体管P4的源极接电压VDD,PMOS晶体管P4的栅极与内部存储节点I3电连接,PMOS晶体管P4的漏极与外部存储节点I4、PMOS晶体管P2的源极电连接;
[0014]PMOS晶体管P7的漏极与内部存储节点I2电连接,PMOS晶体管P7的源极与第二位线BLB电连接,PMOS晶体管P7的栅极与第二字线WWL电连接;PMOS晶体管P8的漏极与内部存储节点I3电连接,PMOS晶体管P8的源极与第一位线BL电连接,PMOS晶体管P8的栅极与第二字线WWL电连接;
[0015]NMOS晶体管N3的漏极与外部存储节点I1电连接,NMOS晶体管N3的源极与第一位线BL电连接,NMOS晶体管N3的栅极与第一字线WL电连接;NMOS晶体管N4的漏极与外部存储节点I4电连接,NMOS晶体管N4的源极与第二位线BLB电连接,NMOS晶体管N4的栅极与第一字线WL电连接。
[0016]优选地,所有NMOS晶体管和所有PMOS晶体管的栅长均为65nm;PMOS晶体管P1和PMOS晶体管P4的栅宽为42本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于极性加固技术的12T抗辐照SRAM存储单元,其特征在于,包括4个NMOS晶体管和8个PMOS晶体管,这4个NMOS晶体管分别定义为N1、N2、N3、N4;这8个PMOS晶体管分别定义为P1、P2、P3、P4、P5、P6、P7、P8;内部存储节点I2和内部存储节点I3由PMOS晶体管P2和PMOS晶体管P3交叉耦合,外部存储节点I1和外部存储节点I4由NMOS晶体管N1和NMOS晶体管N2交叉耦合;PMOS晶体管P1和PMOS晶体管P4作为上拉管,NMOS晶体管N1和NMOS晶体管N2作为下拉管;PMOS晶体管P1和PMOS晶体管P4对内部存储节点I2和内部存储节点I3进行加固,内部存储节点I2和内部存储节点I3全部由PMOS晶体管包围,这构成了极性加固结构;内部存储节点I2通过PMOS晶体管P7连接到第二位线BLB,内部存储节点I3通过PMOS晶体管P8连接到第一位线BL,外部存储节点I1通过NMOS晶体管N3连接到第一位线BL,外部存储节点I4通过NMOS晶体管N4连接到第二位线BLB,NMOS晶体管N3和NMOS晶体管N4由第一字线WL控制,PMOS晶体管P7和PMOS晶体管P8由第二字线WWL控制。2.根据权利要求1所述的基于极性加固技术的12T抗辐照SRAM存储单元,其特征在于,PMOS晶体管P2的漏极与PMOS晶体管P3的栅极、PMOS晶体管P5的源极电连接于内部存储节点I2,PMOS晶体管P5的漏极接地,PMOS晶体管P3的漏极与PMOS晶体管P2的栅极、PMOS晶体管P6的源极电连接于内部存储节点I3,PMOS晶体管P6的漏极接地;NMOS晶体管N1的漏极与NMOS晶体管N2的栅极、PMOS晶体管P6的栅极电连接于外部存储节点I1,NMOS晶体管N1的源极接地,NMOS晶体管...

【专利技术属性】
技术研发人员:赵强李正亚高珊郝礼才彭春雨卢文娟吴秀龙蔺智挺陈军宁
申请(专利权)人:安徽大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1