一种驱动电路制造技术

本公开涉及一种驱动电路，包括：电流镜；不少于两个开关用于控制接入所述驱动电路的电流数量；与所述电流镜相连接的高压PMOS管；串联连接的第一高压NMOS管和第二高压NMOS管；用于保护所述第一高压NMOS管和第二高压NMOS管的电压处于预设范围内的第一NMOS管和第二NMOS管；串联连接的第三NMOS管和第四NMOS管；第三高压NMOS管；所述第一高压NMOS管的栅极和所述第二高压NMOS管的栅极接参考电压；所述第一高压NMOS管与所述电流镜相连接；所述第三NMOS管的栅极和所述第四NMOS管的栅极相连接；所述第三高压NMOS管的源极接入所述驱动电路的电流；所述第三高压NMOS管的漏极分别与所述第二高压NMOS管的漏极以及所述第四NMOS管的源极相连接；所述第三高压NMOS管的栅极接电源电压。电压。电压。

【技术实现步骤摘要】
一种驱动电路


[0001]本公开涉及电路
，更为具体来说，本公开涉及一种驱动电路。

技术介绍

[0002]高压钳位驱动电路是汽车电子系统基础芯片一种用途较广的电路结构，通常钳位驱动电路采用开环的方式，利用齐纳二极管或者级联的二极管接法的钳位电路沟通，这种开环的结构往往输出钳位电压固定，无法适应各种不同输出钳位电压的需求。

技术实现思路

[0003]为解决现有技术的高压钳位驱动电路不能满足用户需求的技术问题。
[0004]为实现上述技术目的，本公开提供了一种驱动电路，包括：电流镜；
[0005]不少于两个开关用于控制接入所述驱动电路的电流数量；
[0006]与所述第一电流镜相连接的高压PMOS管；
[0007]串联连接的第一高压NMOS管和第二高压NMOS管；
[0008]用于保护所述第一高压NMOS管和第二高压NMOS管的电压处于预设范围内的第一NMOS管和第二NMOS管；
[0009]串联连接的第三NMOS管和第四NMOS管；
[0010]第三高压NMOS管；
[0011]所述第一高压NMOS管和所述第二高压NMOS管的栅极接参考电压；
[0012]所述第一高压NMOS管与所述电流镜相连接；
[0013]所述第三NMOS管和所述第四NMOS管的栅极相连接；
[0014]所述第三高压NMOS管的源极接入所述驱动电路的电流；
[0015]所述第三高压NMOS管的漏极分别于所述第二高压NMOS管的漏极以及所述第四NMOS管的源极相连接；
[0016]所述第三高压NMOS管的栅极接电源电压。
[0017]进一步，所述电流镜由第一PMOS管和第二PMOS管组成；
[0018]所述第一PMOS管的源极和所述第二PMOS管的源极相连接，且均与高压电源电压相连接；
[0019]所述第一PMOS管的栅极和所述第二PMOS管的栅极相连接；
[0020]所述第一PMOS管的漏极与所述第一PMOS管的栅极和所述第二PMOS管的栅极相连接。
[0021]进一步，所述第一高压NMOS管的漏极与所述第一PMOS管的漏极相连接；
[0022]所述第一高压NMOS管的漏极与所述第一PMOS管的栅极和所述第二PMOS管的栅极相连接。
[0023]进一步，所述高压PMOS管的源极和所述第二PMOS管的漏极相连接；
[0024]所述高压PMOS管的漏极与所述第三NMOS管的漏极和栅极相连接。
[0025]进一步，所述第二PMOS管的面积是所述第一PMOS管的X倍，其中，X为大于等于2的整数。
[0026]进一步，所述第一NMOS管和第二NMOS管采用级联连接，所述第一NOS管的漏极与所述第一高压NMOS管的栅极相连接；
[0027]所述第二NMOS管的源极与所述第二高压NMOS管的源极相连接。
[0028]进一步，所述驱动电路的输出钳位电压等于
[0029]Vref
‑
VGS_MN1
‑
VDS_MN2+VGS_MN5+VDS_MN6；
[0030]其中VGS_MN1是第一高压NMOS管的栅源电压；VDS_MN2是第二高压NMOS管的漏源电压；VGS_MN5是第三NMOS管的栅源电压；VDS_MN6是第四NMOS管的漏源电压；Vref是参考电压。
[0031]进一步，所述驱动电路的输出电流等于(I1+I2+...I
n
)*X，其中，n为正整数，n等于接入所述驱动电路的电流数量，I1，I2……
I
n
是接入所述驱动电路的电流。
[0032]本公开的有益效果为：
[0033]本公开提出了一种适用于高压结构的输出钳位驱动结构，采用闭环的方式，实现输出电压可自由配置。
附图说明
[0034]图1示出了本公开的实施例一的驱动电路的结构示意图。
具体实施方式
[0035]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0036]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0037]实施例一：
[0038]如图1所示：
[0039]本公开提供了一种驱动电路，包括：电流镜；
[0040]不少于两个开关用于控制接入所述驱动电路的电流数量；
[0041]与所述第一电流镜相连接的高压PMOS管MP3；
[0042]串联连接的第一高压NMOS管MN1和第二高压NMOS管MN2；
[0043]用于保护所述第一高压NMOS管MN1和第二高压NMOS管MN2的电压处于预设范围内的第一NMOS管MN3和第二NMOS管MN4；
[0044]串联连接的第三NMOS管MN5和第四NMOS管MN6；
[0045]第三高压NMOS管MN7；
[0046]所述第一高压NMOS管MN1和所述第二高压NMOS管MN2的栅极接参考电压Vref；
[0047]所述第一高压NMOS管MN1与所述电流镜相连接；
[0048]所述第三NMOS管MN3和所述第四NMOS管MN4的栅极相连接；
[0049]所述第三高压NMOS管MN7的源极接入所述驱动电路的电流；
[0050]所述第三高压NMOS管MN7的漏极分别于所述第二高压NMOS管MN2的漏极以及所述第四NMOS管MN6的源极相连接；
[0051]所述第三高压NMOS管MN7的栅极接电源电压VCC。
[0052]进一步，所述电流镜由第一PMOS管MP1和第二PMOS管组成MP2；
[0053]所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极相连接，且均与高压电源电压相连接；
[0054]所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极相连接；
[0055]所述第一PMOS管MP1的漏极与所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极相连接。
[0056]进一步，所述第一高压NMOS管MN1的漏极与所述第一PMOS管MP1的漏极相连接；
[0057]所述第一高压NMOS管MN1的漏极与所述第一PMOS管MP1的栅极和所述第二PMOS管MP2的栅极相连接。
[0058]进一步，所述高压PMOS管MP3的源极和所述第二PMOS管MP2的漏极相连接；
[0059]所述高压P本文档来自技高网...

【技术保护点】

【技术特征摘要】
+...I
n
)*X，其中，n为正整数，n等于接入所述驱动电路的电流数量，...

【专利技术属性】
技术研发人员：王云，郝炳贤，张建华，薛静，张梦，楼玥，嵇薇薇，周明，石磊，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：