一种sop8芯片封装工艺制造技术

本发明专利技术公开了一种sop8芯片封装工艺，将框架基板上单颗芯片的引线框架设定为一个安装单元，使上下相邻的两个安装单元的管脚交叉错开形成IDF结构，每隔6列安装单元设置一条塑封流道并于塑封流道两侧分别冲注3颗芯片，结构设计合理，工艺方法简单，提高了各种原材料利用率，降低了封装成本，提升了工业竞争力。提升了工业竞争力。提升了工业竞争力。

【技术实现步骤摘要】
一种sop8芯片封装工艺


[0001]本专利技术涉及芯片封装
，特别涉及一种sop8芯片封装工艺。

技术介绍

[0002]现有技术中sop8芯片封装的框架基板中上下相邻的两个安装单元的管脚是对齐的，这样管脚与管脚间的面积就被浪费掉了，使得框架基板利用率较低；塑封时流道左右两边每次各塑封2颗产品，设置的流道太多，流道处浪费的塑封用料也较多。随着封装越来越趋于微利化，如何减少框架基板面积和塑封用料的浪费，成为降低封装成本和提高工业竞争力的关键。

技术实现思路

[0003]为了克服上述现有技术的不足，本专利技术提供了一种sop8芯片封装工艺。
[0004]为达到上述目的，本专利技术解决其技术问题所采用的技术方案是：一种sop8芯片封装工艺，将框架基板上单颗芯片的引线框架设定为一个安装单元，使上下相邻的两个安装单元的管脚交叉错开形成IDF结构，每隔6列安装单元设置一条塑封流道并于塑封流道两侧分别冲注3颗芯片。
[0005]作为优选，所述框架基板尺寸为83mm
×
270mm。
[0006]作为优选，所述安装单元中内引脚呈L形或T形。
[0007]作为优选，所述安装单元中相邻外引脚间设有连接条。
[0008]由于上述技术方案的运用，本专利技术与现有技术相比具有下列有益效果：
[0009]1.采用IDF型结构，提高了框架基板利用率，在一定程度上也增加引线框架的强度；减少了塑封流道数量，提高了塑封用料利用率；内引脚设计成L形或T形的特殊形状，提高塑封后管脚与塑封体间的结合力，防止切筋成型时由于受到向下的压力导致管脚从塑封体中脱离；外引脚间设置连接条，塑封时可以防止塑封用料向管脚处流动，避免造成管脚溢胶；
[0010]2.结构设计合理，工艺方法简单，提高了各种原材料利用率，降低了封装成本，提升了工业竞争力。
附图说明
[0011]图1是本专利技术提出的一种sop8芯片封装工艺的一种实施例中框架基板的结构示意图。
[0012]图2是本专利技术提出的一种sop8芯片封装工艺的一种实施例中IDF型管脚的结构示意图。
[0013]图3是本专利技术提出的一种sop8芯片封装工艺的一种实施例中安装单元的结构示意图。
[0014]图中：1、框架基板；2、安装单元；3、塑封流道；4、连接条；5、内引脚。
具体实施方式
[0015]下面结合具体实施例，对本专利技术的内容做进一步的详细说明：
[0016]结合图1至图3，本实施例是一种sop8芯片封装工艺，将框架基板1上单颗芯片的引线框架设定为一个安装单元2，使同一列安装单元2中上下相邻的两个安装单元2的管脚交叉错开形成IDF结构，可以在一定程度上增加引线框架的强度，不至于因为太软而产生变形，同时也可以排布更多的安装单元2，提高了框架基板1利用率，每隔6列安装单元2设置一条塑封流道3并于塑封流道3两侧分别冲注3颗芯片，相比于现有技术中塑封流道两侧分别冲注2颗芯片的设计，减少了流道数量，提高了塑封用料利用率。
[0017]在实施例中，框架基板1尺寸为83mm
×
270mm；安装单元2中内引脚5呈L形或T形，提高管脚与塑封体的结合力，防止切筋成型时由于受到向下的压力导致管脚从塑封体中脱离；安装单元2中相邻外引脚间设有连接条4，塑封时可以有效地阻止塑封用料向管脚处流动，防止造成管脚溢胶。
[0018]上述实施例只为说明本专利技术的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本专利技术的内容并加以实施，并不能以此限制本专利技术的保护范围，凡根据本专利技术精神实质所作的等效变化或修饰，都应涵盖在本专利技术的保护范围内。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种sop8芯片封装工艺，其特征在于：将框架基板上单颗芯片的引线框架设定为一个安装单元，使上下相邻的两个安装单元的管脚交叉错开形成IDF结构，每隔6列安装单元设置一条塑封流道并于塑封流道两侧分别冲注3颗芯片。2.根据权利要求1所述的一种sop8芯片封装工艺，其特征在于：所...

【专利技术属性】
技术研发人员：徐代成，
申请(专利权)人：江苏国中芯半导体科技有限公司，
类型：发明
国别省市：