对单元串执行预充电的非易失性存储器件及其编程方法技术

一种非易失性存储器件包括存储单元阵列以及控制电路，所述存储单元阵列包括多个单元串，其中，所述多个单元串中的每个单元串包括串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元以及接地选择晶体管；所述控制电路被配置为：对所述多个存储单元当中的选定存储单元执行编程操作，并且在验证阶段中包括的预充电阶段中对包括所述选定存储单元的选定单元串进行预充电，其中，当向连接到所述选定存储单元的选定位线施加第一预充电电压时，所述选定单元串被预充电。所述选定单元串被预充电。所述选定单元串被预充电。

【技术实现步骤摘要】
对单元串执行预充电的非易失性存储器件及其编程方法
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年11月5日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0147153的优先权，其公开内容通过引用整体并入本文。


[0003]本公开涉及一种非易失性存储器，更具体地，涉及一种用于执行单元串的预充电的非易失性存储器件以及该非易失性存储器件的编程方法。

技术介绍

[0004]由非易失性存储器件(例如，NAND闪存)执行的编程方法的示例可以包括增量步进脉冲编程(ISPP)。根据ISPP方法，可以执行编程循环直到完成了编程。每个编程循环可以包括编程操作、验证操作和初始化单元串的沟道(channel)的恢复操作。
[0005]在这种情况下，与对其完成了编程的存储单元的沟道相邻的存储单元的沟道被负升压，因此可能发生干扰。此外，在验证操作之后，读取通过电压可能被施加到对其完成了编程的存储单元的字线，并且在相邻的存储单元中可能发生读取干扰。

技术实现思路

[0006]提供了一种用于在编程操作之后在验证阶段中执行对单元串的预充电的非易失性存储器件以及该非易失性存储器件的编程方法。
[0007]根据本公开的一方面，一种非易失性存储器件包括：存储单元阵列以及控制电路，所述存储单元阵列包括多个单元串，其中，所述多个单元串中的每个单元串包括串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元以及接地选择晶体管；所述控制电路被配置为：对所述多个存储单元当中的选定存储单元执行编程操作，并且在验证阶段中包括的预充电阶段中对包括所述选定存储单元的选定单元串进行预充电，其中，当向连接到所述选定存储单元的选定位线施加第一预充电电压时，所述选定单元串被预充电。
[0008]根据本公开的一方面，一种非易失性存储器件包括存储单元阵列以及控制电路，所述存储单元阵列包括多个单元串，其中，所述多个单元串中的每个单元串包括串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元以及接地选择晶体管；所述控制电路被配置为：对所述多个存储单元当中的选定存储单元执行编程操作，并且在验证阶段中包括的预充电阶段中对包括所述选定存储单元的选定单元串进行预充电，其中，当向连接到所述选定存储单元的选定公共源极线施加第一预充电电压时，所述选定单元串被预充电。
[0009]根据本公开的一方面，一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个单元串，其中，所述多个单元串的每个单元串包括串选择晶体管、多个存储单元以及串联连接在位线与公共源极线之间的接地选择晶体管，所述编程方法包括：对所述多个存储单元当中的选定存储单元执行编程操作；以及对所述选定存储单元执行编程验证操
作，其中，所述编程验证操作包括：在恢复阶段之前对包括所述选定存储单元的选定单元串进行预充电，并且其中，当向连接到所述选定存储单元的选定位线施加第一预充电电压时，或者当向连接到所述选定存储单元的选定公共源极线施加第二预充电电压时，所述选定单元串被预充电。
附图说明
[0010]通过以下结合附图的详细描述，本公开的某些实施例的上述以及其他方面、特征和优点将更加明显，其中：
[0011]图1是根据示例实施例的存储设备的框图；
[0012]图2是根据示例实施例的存储器件的框图；
[0013]图3是示出根据示例实施例的存储单元阵列的示例图；
[0014]图4是根据示例实施例的存储器件的框图；
[0015]图5是根据示例实施例的页面缓冲器的电路图；
[0016]图6是示出根据示例实施例的页面缓冲器的操作的定时图；
[0017]图7是根据示例实施例的页面缓冲器的电路图；
[0018]图8是示出根据示例实施例的页面缓冲器的操作的定时图；
[0019]图9至图13是示出根据示例实施例的预充电操作的定时图；
[0020]图14是根据示例实施例的编程循环的概念图；
[0021]图15是示出根据示例实施例的执行预充电操作的时间点的示例图；
[0022]图16是根据示例实施例的存储器件的操作方法的流程图；以及
[0023]图17是根据示例实施例的固态硬盘(SSD)系统的框图。
具体实施方式
[0024]在下文中，将参照附图详细描述本专利技术构思的一个或更多个实施例。
[0025]图1是根据示例实施例的存储设备的框图。
[0026]参照图1，存储设备10可以包括存储器件100和存储器控制器200。
[0027]存储器件100可以根据存储器控制器200的控制来执行擦除操作、编程操作、读取操作等。存储器件100通过输入/输出线从存储器控制器200接收命令CMD和地址ADDR，向存储器控制器200发送针对读取操作的数据DATA或从存储器控制器200接收针对编程操作的数据DATA。此外，存储器件100可以通过控制线接收控制信号CTRL。
[0028]在实施例中，存储器件100可以包括存储单元阵列1000和控制逻辑1500。附图示出了存储器件100包括一个存储单元阵列1000，但是一个或更多个实施例不限于此。例如，存储器件100可以包括多个存储单元阵列1000。存储单元阵列1000可以包括被布置在字线与位线交叉的区域中的存储单元，并且存储单元可以是非易失性存储单元。
[0029]存储器件100可以包括例如NAND闪存、垂直NAND(VNAND)、异或(NOR)闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT
‑
RAM)等。
[0030]存储单元阵列1000可以具有二维阵列结构或如图3所示的三维阵列结构。在下文中，为了便于说明，存储器件100可以被描述为非易失性存储器件。然而，一个或更多个实施
例不限于此。
[0031]具有三维阵列结构的存储单元阵列1000单片地形成在存储单元阵列1000的至少一个物理层级上，每个存储单元阵列1000包括硅衬底上的有源区域和形成在该衬底上或该衬底中的用于存储单元的操作的电路。术语“单片”可以指示形成阵列的每一层级处的层直接堆叠在阵列的每个下一层级的层上。在实施例中，具有三维阵列结构的存储单元阵列1000包括垂直布置的单元串，以使至少一个存储单元位于另一存储单元上。至少一个存储单元可以包括电荷俘获层。美国专利No.7,679,133、美国专利No.8,553,466、美国专利No.8,654,587、美国专利No.8,559,235和美国申请No.2011/0233648的公开内容通过引用整体并入本文，他们公开了以层级配置的三维存储阵列，并且层级之间共享字线和/或位线。
[0032]控制逻辑1500可以控制存储器件100的所有操作。例如，控制逻辑1500可以控制存储器件100执行与从存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器件，包括：存储单元阵列，所述存储单元阵列包括多个单元串，其中，所述多个单元串中的每个单元串包括串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元以及接地选择晶体管；以及控制电路，所述控制电路被配置为：对所述多个存储单元当中的选定存储单元执行编程操作，并且在验证阶段中包括的预充电阶段中对包括所述选定存储单元的选定单元串进行预充电，其中，当向连接到所述选定存储单元的选定位线施加第一预充电电压时，所述选定单元串被预充电。2.根据权利要求1所述的非易失性存储器件，还包括页面缓冲器，所述页面缓冲器连接到所述选定位线并且包括多个晶体管，所述多个晶体管被配置为向所述选定位线施加所述第一预充电电压。3.根据权利要求2所述的非易失性存储器件，其中，所述页面缓冲器被配置为：在所述预充电阶段中，将第一控制信号的电平改变为导通电平，将第二控制信号的电平从关断电平改变为所述导通电平，并且将第三控制信号的电平从所述关断电平改变为所述导通电平。4.根据权利要求2所述的非易失性存储器件，其中，所述页面缓冲器被配置为：在所述预充电阶段中，将第一控制信号的电平改变为导通电平并且将第二控制信号的电平从关断电平改变为所述导通电平。5.根据权利要求1所述的非易失性存储器件，其中，所述控制电路还被配置为：在所述预充电阶段中，向所述选定存储单元的选定字线施加第一电压，并且向所述多个存储单元的其余存储单元的多条未选字线施加第二电压。6.根据权利要求5所述的非易失性存储器件，其中，所述第一电压的电平低于所述第二电压的电平。7.根据权利要求5所述的非易失性存储器件，其中，所述控制电路还被配置为：在所述预充电阶段中，向所述多条未选字线当中的与所述选定字线相邻的多条相邻字线施加第三电压。8.根据权利要求7所述的非易失性存储器件，其中，所述第三电压的电平等于所述第一电压的电平。9.根据权利要求1所述的非易失性存储器件，其中，所述控制电路还被配置为：在所述验证阶段的除所述预充电阶段之外的阶段中，持续第一时间向所述存储单元阵列的多个串选择晶体管施加前脉冲电压，持续第二时间向所述多个串选择晶体管施加关断电压，以及在所述预充电阶段中向所述多个串选择晶体管施加导通电压。10.根据权利要求1所述的非易失性存储器件，其中，所述控制电路还被配置为：在所述验证阶段的除所述预充电阶段之外的阶段中，持续第一时间向连接到所述选定存储单元的选定串选择晶体管施加前脉冲电压，持续第二时间向所述选定串选择晶体管施加关断电压，以及在所述预充电阶段中向所述选定串选择晶体管施加导通电压。11.根据权利要求1所述的非易失性存储器件，其中，根据所述接地选择晶体管是否导通，所述公共源极线的电压包括第一电压或浮置电压之一。
12.一种非易失性存储器件，包括：存储单元阵列，所述存储单元阵列包括多...

【专利技术属性】
技术研发人员：金炳秀，金炯坤，朴径秀，白世振，尹相范，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：