半导体基板及其制造方法和半导体器件结构及其制造方法技术

本发明专利技术提供了一种半导体基板及其制造方法和半导体器件结构及其制造方法，其中，半导体基板从下至上包括：叠置的衬底层、绝缘层和半导体层；所述绝缘层和所述半导体层在所述衬底层表面方向上的投影位于所述衬底层的边界内；静电环，环绕于所述绝缘层和所述半导体层的外周，且所述静电环的内侧壁与所述半导体层的外侧壁相接，所述静电环的底部延伸至所述衬底层；所述半导体基板包括器件区和非器件区，所述静电环设置于所述非器件区。本发明专利技术通过在半导体基板的绝缘层和半导体层的外周形成连接衬底层和半导体层的静电环，在后续刻蚀工艺中在半导体层中产生的静电荷可以通过静电环进入衬底层，防止尖端放电。防止尖端放电。防止尖端放电。

【技术实现步骤摘要】
半导体基板及其制造方法和半导体器件结构及其制造方法


[0001]本专利技术涉及半导体器件制造领域，尤其涉及一种半导体基板及其制造方法和半导体器件结构及其制造方法。

技术介绍

[0002]半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件:在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层，然后使用光刻图案化各种材料层以在其上形成电路组件和元件。
[0003]绝缘体上硅(SOI)材料相对于传统的体硅有如下优点：1、可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应。2、还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。但SOI材料由于中间绝缘层的存在，在刻蚀过程中产生的静电荷无法通过体硅导走，极易产生尖端放电现象(称为arcing)，导致器件报废，严重影响产线良率。

技术实现思路

[0004]本专利技术揭示了一种半导体基板及其制造方法和半导体器件结构及其制造方法，能够解决当采用中间带有绝缘层的基板时,由于绝缘层的存在，导致刻蚀过程中产生的静电荷无法导出而引起的尖端放电问题。
[0005]为解决上述技术问题，本专利技术提供了一种半导体基板，所述半导体基板从下至上包括：
[0006]叠置的衬底层、绝缘层和半导体层；
[0007]所述绝缘层和所述半导体层在所述衬底层表面方向上的投影位于所述衬底层的边界内；
[0008]静电环，环绕于所述绝缘层和所述半导体层的外周，且所述静电环的内侧壁与所述半导体层的外侧壁相接，所述静电环的底部延伸至所述衬底层；
[0009]所述半导体基板包括器件区和非器件区，所述静电环设置于所述非器件区。
[0010]本专利技术还提供了一种半导体器件结构，利用上述的半导体基板，所述半导体器件结构包括：
[0011]微器件，形成于所述半导体层中；
[0012]介质层，位于所述半导体层上、覆盖所述微器件；
[0013]导电互连结构，设置于所述介质层中，连接所述静电环。
[0014]本专利技术还提供了一种半导体基板的制造方法，包括：
[0015]提供第一基板，所述第一基板包括从下至上依次叠置的衬底层、绝缘层和半导体层；
[0016]从所述第一基板的边界向内去除设定宽度和厚度的所述第一基板，以在所述第一基板的边缘形成凹陷，所述凹陷的底面延伸至所述衬底层；
[0017]在所述凹陷处形成静电环，所述静电环的顶面高于所述半导体层的底面，并与所述半导体层至少部分相接。
[0018]本专利技术还提供了一种半导体器件结构的制造方法，包括：
[0019]形成半导体基板，所述半导体基板采用上述的半导体基板的制造方法；
[0020]在所述半导体层上形成微器件；
[0021]形成介质层，覆盖所述微器件和所述半导体层；
[0022]在所述介质层中形成导电互连结构，连接所述静电环。
[0023]本专利技术的有益效果在于：
[0024]本专利技术的半导体基板通过在半导体基板的绝缘层和半导体层的外周形成连接衬底层和半导体层的静电环，在后续刻蚀工艺中在半导体层中产生的静电荷可以通过静电环进入衬底层，防止尖端放电。
[0025]进一步地，静电环的材料为多晶硅，可以通过沉积工艺形成，方便制造。
[0026]本专利技术的半导体器件结构，导电互连结构和静电环连接，以导出在制造工艺中产生在介质层中的静电荷。
[0027]本专利技术的半导体基板的制造方法通过沉积工艺形成静电环，与CMOS工艺兼容。
附图说明
[0028]通过结合附图对本专利技术示例性实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显，在本专利技术示例性实施例中，相同的参考标号通常代表相同部件。
[0029]图1示出了实施例1的一种半导体基板的结构示意图。
[0030]图2示出了实施例2中一种半导体器件结构的示意图。
[0031]图3至图8示出了实施例3的一种半导体基板的制造方法的不同步骤对应的结构示意图。
[0032]图9至图14示出了实施例3变形例的一种半导体基板的制造方法的不同步骤对应的结构示意图。
[0033]附图标记说明：
[0034]10-衬底层；11-绝缘层；12-半导体层；13-牺牲层；14-介质层；15-导电互连结构；16-微器件；20-静电环；21-静电环材料层。
具体实施方式
[0035]以下结合附图和具体实施例对本专利技术作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0036]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使
用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0037]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0038]在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0039]如果本文的方法包括一系列步骤，且本文所呈现的这些步骤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体基板，其特征在于，所述半导体基板从下至上包括：叠置的衬底层、绝缘层和半导体层；所述绝缘层和所述半导体层在所述衬底层表面方向上的投影位于所述衬底层的边界内；静电环，位于所述绝缘层和所述半导体层的外周，且所述静电环的内侧壁与所述半导体层的外侧壁至少部分相接，所述静电环的底部延伸至所述衬底层；所述半导体基板包括器件区和非器件区，所述静电环设置于所述非器件区。2.根据权利要求1所述的半导体基板，其特征在于，所述静电环的外侧壁与所述衬底层的外侧壁在所述衬底层表面方向上的投影重合。3.根据权利要求1所述的半导体基板，其特征在于，所述静电环为连续或间断的结构。4.根据权利要求1所述的半导体基板，其特征在于，所述静电环的厚度为0.1微米至10微米。5.根据权利要求1所述的半导体基板，其特征在于，所述静电环的底部与所述衬底层的表面相接或所述静电环的底部至少延伸至所述衬底层的部分厚度。6.根据权利要求1所述的半导体基板，其特征在于，所述静电环的材料包括金属或多晶硅。7.根据权利要求1所述的半导体基板，其特征在于，所述衬底层的材料包括半导体材料，所述绝缘层的材料包括二氧化硅，所述半导体层的材料包括硅。8.根据权利要求1所述的半导体基板，其特征在于，所述绝缘层的外侧壁与所述静电环的内侧壁相接。9.一种半导体器件结构，利用权利要求1至8任一项所述的半导体基板，其特征在于，所述半导体器件结构包括：微器件，形成于所述半导体层中；介质层，位于所述半导体层上、覆盖所述微器件；导电互连结构，设置于所述介质层中，连接所述静电环。10.根据权利要求9所述的半导体器件结构，其特征在于，所述导电互连结构为柱状，设置于所述静电环的上表面。11.根据权利要求9所述的半导体器件结构，其特征在于，所述导电互连结构的材料包括金属、多晶硅。12.根据权利要求9所述的半导体器件结构，其特征在于，所述导电互连结构的材料包括金属，所述静电环的材料包括多晶硅。13.根据权利要求9所述的半导体器件结构，其特征在于，所述微器件包括晶体管。14.一种半导体基板的制造方法，其特征在于，包括：提供第一基板，所述第一基板包括从下至上依次叠置的衬底层、绝缘层和半导体层；从所述第一基板的边界向内去除设定宽度和厚度的所述第一基板，以在所述第一基板的边缘形成凹陷，所述凹陷的底面延伸至所述衬底层；在所述凹陷处形成静电环，所述静电环的顶面高于所述半导体层的底面，并与所述半导体层至少部分相接。15.根据权利要求14所述的半导体基板的制造方法，其特征在于，所述静电环的顶面与
所述半导体层的顶面齐平。...

【专利技术属性】
技术研发人员：黄河，汪新学，徐海瑛，王敬平，
申请(专利权)人：中芯集成电路宁波有限公司上海分公司，
类型：发明
国别省市：