本申请公开了一种阵列基板、显示面板及显示装置。阵列基板具有相邻设置的显示区域和非显示区域，阵列基板包括：衬底；半导体层，位于衬底上，半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；静电防护部，具有相对的连接端和自由端，连接端连接于至少一个半导体部，自由端由连接端延伸至非显示区域。本发明专利技术通过设置静电防护部能够有效提高阵列基板的静电防护性能。基板的静电防护性能。基板的静电防护性能。
【技术实现步骤摘要】
阵列基板、显示面板及显示装置
[0001]本申请涉及显示
，具体涉及一种阵列基板、显示面板及显示装置。
技术介绍
[0002]有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示屏具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED阵列基板已经开始取代传统的LCD阵列基板。
[0003]为了提升人类的视觉享受，现在显示面板的分辨率越来越高，导致像素越来越小，集成度越来越高。集成度的提升意味着器件的耐静电击穿能力的降低。
技术实现思路
[0004]本申请提供一种阵列基板、显示面板及显示装置，能够提高阵列基板的静电防护能力。
[0005]本专利技术第一方面的实施例提供一种阵列基板，阵列基板具有相邻设置的显示区域和非显示区域，阵列基板包括：衬底；半导体层，位于衬底上，半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；静电防护部，具有相对的连接端和自由端，连接端连接于至少一个半导体部，自由端由连接端延伸至非显示区域。
[0006]根据本专利技术第一方面的实施方式，还包括：至少一条外围连接线，外围连接线连接于两个以上的半导体部，静电防护部的连接端连接于外围连接线。通过外围连接线能够连接两个以上的半导体部，静电防护部通过外围连接线能够连接两个以上的半导体部，可以使得同一个静电防护部能够向两个以上的半导体部提供静电防护，简化阵列基板的布线结构。
[0007]根据本专利技术第一方面前述任一实施方式，沿第二方向排布的多个半导体部相互连接，外围连接线连接于沿第二方向排布的多个半导体部中的任一者，且外围连接线连接于沿第一方向排布两个以上的半导体部。使得静电防护部能够通过外围连接线连接沿第一方向排布的两列以上的半导体部，并通过外围连接线向沿第一方向排布的两列以上的半导体部提供静电防护，进一步简化阵列基板的布线结构。
[0008]根据本专利技术第一方面前述任一实施方式，还包括：多个像素电路，位于所述显示区域，各所述像素电路包括至少一个半导体部；至少一条外围连接线位于多个像素电路在第二方向上的至少一侧，且至少一条外围连接线连接于沿第一方向分布的多个半导体部。在多个像素电路在第二方向上的至少一侧，外围连接线连接沿第一方向分布的多个半导体部，进而连接沿第一方向分布的多列的半导体部。
[0009]根据本专利技术第一方面前述任一实施方式，静电防护部为多个，多个静电防护部沿外围连接线的延伸方向间隔分布。通过多个静电防护部能够提高静电防护性能。
[0010]根据本专利技术第一方面前述任一实施方式，多个静电防护部在外围连接线的延伸方
向上均匀分布，保证静电防护的平衡。
[0011]根据本专利技术第一方面前述任一实施方式，相邻两个静电防护部之间的间距大于或等于相邻两个像素电路之间的间距。相邻两个静电防护部之间的间距较大，能够改善由于静电防护部过于密集而增加阵列基板的制备难度。
[0012]根据本专利技术第一方面前述任一实施方式，
[0013]外围连接线位于半导体层；
[0014]阵列基板还包括绝缘层，绝缘层位于半导体层背离衬底的一侧，
[0015]其中，静电防护部位于半导体层，或者，静电防护部位于绝缘层背离半导体层的一侧。半导体层包括半导体部，外围连接线位于半导体层，半导体层可以包括外围连接线，使得外围连接线能够与半导体部采用同层同材料同工艺制备成型。一方面能够提高外围连接线和半导体部的连接强度，另一方面还能够简化阵列基板的成型工艺，提高阵列基板的成型效率。
[0016]根据本专利技术第一方面前述任一实施方式，静电防护部位于半导体层，绝缘层中设置有金属放电部，金属放电部和自由端相互连接。使得自由端可以通过金属放电部释放静电，静电释放和半导体部不在同一层，能够提高静电防护效果。
[0017]根据本专利技术第一方面前述任一实施方式，阵列基板还包括平坦化层，位于绝缘层背离半导体层的一侧，且平坦化层覆盖金属放电部。通过设置平坦化层能够改善由于设置金属放电部而导致的阵列基板表面的不平整。
[0018]根据本专利技术第一方面前述任一实施方式，金属放电部在衬底上的正投影和自由端在衬底上的正投影交叠。能够减小金属放电部和自由端之间的距离，简化阵列基板的结构。
[0019]根据本专利技术第一方面前述任一实施方式，静电防护部位于绝缘层背离半导体层的一侧，阵列基板还包括：
[0020]平坦化层，平坦化层位于静电防护部背离半导体层的一侧，静电防护部位于平坦化层；
[0021]绝缘层中设置有连接过孔，静电防护部经由连接过孔和外围连接线相互连接。静电防护部和半导体部不同层设置，使得半导体部上的静电能够在其他层进行释放，改善由于释放静电对半导体部造成的影响，进而提高阵列基板的静电防护性能。
[0022]本专利技术第二方面的实施例还提供了一种显示面板，包括上述任一第一方面实施例提供的阵列基板。
[0023]本专利技术第三方面的实施例还提供了一种显示装置，包括上述第二方面实施例提供的显示面板。
[0024]根据本申请实施例提供的阵列基板，阵列基板具有相邻设置的显示区域和非显示区域，当阵列基板用于显示面板时，显示面板在显示区域能够实现显示。阵列基板包括衬底和半导体层，半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；阵列基板还包括静电防护部，静电防护部的连接端连接于至少一个半导体部，静电防护部的自由端延伸至非显示区域。使得阵列基板产生的静电能够通过半导体部传递至连接端，再由连接端传递至位于非显示区域的自由端。因此静电能够在非显示区域通过自由端释放，有效改善阵列基板的静电效应，提高阵列基板的静电防护能力。
附图说明
[0025]通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
[0026]图1示出本专利技术第一方面实施例提供的阵列基板的俯视示意图；
[0027]图2示出本专利技术第一方面实施例提供的阵列基板的截面示意图；
[0028]图3示出本专利技术第一方面实施例提供的阵列基板的截面示意图；
[0029]图4示出本专利技术第一方面实施例提供的阵列基板的像素电路的版图示意图；
[0030]图5示出本专利技术第一方面实施例提供的阵列基板的半导体部的版图示意图；
[0031]图6示出本专利技术第一方面另一实施例提供的阵列基板的半导体部的版图示意图；
[0032]图7示出本专利技术第一方面又一实施例提供的阵列基板的半导体部的版图示意图；
[0033]图8示出本专利技术第一方面还一实施例提供的阵列基板的半导体部的版图示意图；
[0034]图9示出本专利技术第一方面实施例提供的阵列基板的截面示意图；
...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，所述阵列基板具有相邻设置的显示区域和非显示区域，其特征在于，所述阵列基板包括：衬底；半导体层，位于所述衬底上，所述半导体层包括多个在第一方向和第二方向上呈阵列分布的半导体部；静电防护部，具有相对的连接端和自由端，所述连接端连接于至少一个所述半导体部，所述自由端由所述连接端延伸至所述非显示区域。2.根据权利要求1所述的阵列基板，其特征在于，还包括：至少一条外围连接线，所述外围连接线连接于两个以上的所述半导体部，所述静电防护部的所述连接端连接于所述外围连接线。3.根据权利要求2所述的阵列基板，其特征在于，沿所述第二方向排布的多个所述半导体部相互连接，所述外围连接线连接于沿所述第二方向排布的多个所述半导体部中的任一者，且所述外围连接线连接于沿所述第一方向排布的两个以上的所述半导体部。4.根据权利要求3所述的阵列基板，其特征在于，还包括：多个像素电路，位于所述显示区域，各所述像素电路包括至少一个半导体部；至少一条所述外围连接线位于多个所述像素电路在所述第二方向上的至少一侧，且至少一条所述外围连接线连接于沿所述第一方向分布的多个所述半导体部；优选的，所述静电防护部为多个，多个所述静电防护部沿所述外围连接线的延伸方向间隔分布；优选的，多个所述静电防护部在所述外围连接线的延伸方向上均匀分布；优选的，相邻两个所述静电...
【专利技术属性】
技术研发人员：刘少伟，马志丽，段培，田苗苗，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。