一种静电放电保护电路制造技术

本发明专利技术涉及一种静电放电保护电路，包括第一接线端（ＶＤＤ）和第二接线端（ＶＭ），其特征在于还包括寄生场效应晶体管，所述寄生场效应晶体管的栅极和漏极相连，其源极和衬底相连，并且所述寄生场效应晶体管连接在第一接线端和第二接线端之间；当第二接线端出现相对第一接线端的正静电脉冲电压时，通过正向导通所述寄生场效应晶体管的漏极到其衬底的寄生二极管来泻放静电；当第二接线端出现相对第一接线端的负静电脉冲电压绝对值大于所述寄生场效应晶体管的导通阈值时，通过导通所述寄生场效应晶体管来泻放静电。

【技术实现步骤摘要】

本专利技术涉及一种静电放电保护电路，尤其涉及一种对高压管脚以 及负电压管脚进行静电放电保护的电路。
技术介绍
静电防护对集成电路来说非常重要，在工业界已经进行了许多研究。 无论是在电子设备的正常使用，运输和库存，以及在生产装配各种集成电 路元件都有可能发生静电放电。这些难以正确预见和防范的静电放电会损 坏集成电路，产生不良率，甚至导致巨额损失。在目前的集成电路设计和 制造时都会特别注意静电放电保护电路的设计。静电放电保护电路通常是 连接在两个不同的管脚之间，与内部电路并联，随着静电放电保护电路两 端的静电电荷不断积累，这两端的电压将不断增加， 一旦达到静电放电保 护电路的激活放电阈值，静电放电保护电路就开始泻放静电，从而实现保 护内部电路的功能.这里所述的激活放电阈值对于大多数现有技术来说为击穿电压(breakdownvoltage)。为了实现充分保护，需要静电放电保护 电路的激活阈值越低越好，这样当两端积累相同的静电电压时，静电放电 保护电路比内部电路更早激活放电，使有损伤性的静电放电电流尽量不流 经内部电路。为了实现充分的保护，还需要静电放电保护电路在激活放电 后的玛放电流能力强，即当泻放一定的静电放电电流时，其两端的电压不 会升高太高。另外，为了不与正常工作冲突，还要求静电放电保护电路的 激活电压不能太低，即要求静电放电保护电路的激活电压高于电路正常工 作时两端的最高电压。在本
，高压管脚的静电放电保护电路设计一直很困难。 这里所指的高压一般指大于电压差5V的管脚，例如电源管理领域中为 大家所熟知的电池保护芯片中充电器所连接的两个管脚间的电压一般 要求耐压大于28V。为方便说明，指定充电器正极所连接的管脚为VDD， 充电器负极所连接的管脚为VM。图l和图2为现有技术中所使用的静电放电保护电路。图1所示为高压的二极管， 一般采用高压工艺中Pwell/Nwell形 成的寄生二极管。 一般在30~40V的高压工艺中，此二极管的击穿电 压约为60 90V。当VM相对于VDD为正静电电压时，静电通过二极管 的正向导通泻放，而当VM相对于VDD为负静电电压时，需要依赖此二 极管的反向击穿来泻放静电。二极管的反向电流泻放能力很差， 一般 即使在设计中使用非常大的芯片面积也仍很难获得较好的竭放效果。 另外，由于二极管的激活电压太高而导致静电放电保护的效果不佳。图2所示的现有技术采用了高压PMOS， 一般在30 ~ 40V的高压工 艺中，其击穿电压约为35~50V。图中PMOS的栅极连接至其源端，其 静电泻放原理是依靠反向击穿后触发寄生三极管PNP来导通电流。所 示高压PMOS的激活电压较二极管低，但其击穿后的电流竭放能力仍不 理想，也很难如一般低压静电保护中固OS触发寄生NPN —样触发寄生 PNP。
技术实现思路
本专利技术要解决的技术问题是提供一种设计简单，芯片面积小，激活电 压低，泻放电流能力强的静电放电保护电路。本专利技术提供了一种静电放电保护电路，包括第一接线端和第二接线端， 其特征在于还包括寄生场效应晶体管，所述寄生场效应晶体管的栅极和漏 极相连，其源极和衬底相连，并且所述寄生场效应晶体管连接在第一接线 端和第二接线端之间；当笫二接线端出现相对第一接线端的正静电脉冲电 压时，通过正向导通所述寄生场效应晶体管的漏极到其衬底的寄生二极管 来竭放静电；当第二接线端出现相对笫 一接线端的负静电脉冲电压绝对值 大于所述寄生场效应晶体管的导通阈值时，通过导通所述寄生场效应晶体 管来泻放静电。在本专利技术的一个实施例中，所述电路还包括内部电路、 一个电阻、以 及电源到地的静电放电保护电路，其中所迷内部电路包括第一端，第二 端和第三端，第二端连接至第一接线端，笫三端接地端；所述电阻连接在 第二接线端和所述内部电路的第一端之间；所述电源到地的静电放电保护电路连接在笫一接线端和地端之间，能够被正向导通和反向击穿；当第二 接线端出现相对地端的正静电脉冲电压时，通过所述寄生场效应晶体管的 漏极到其衬底的寄生二极管的正向导通，然后反向击穿所述电源到地的静 电放电保护电路来实现静电泻放；当第二接线端出现相对地端的负静电脉 冲电压时，通过正向导通电源到地的静电放电保护电路，然后导通所述寄 生场效应晶体管来泻放静电；当第一接线端出现相对地端的正静电脉冲电 压时，通过反向击穿所述电源到地的静电放电保护电路来实现静电泻放； 当第一接线端出现相对地端的负静电脉冲电压时，静电通过正向导通所述 电源到地的静电放电保护电路来实现静电泻放。在本专利技术的又一个实施例中，所述寄生场效应晶体管可以是P型或N 型，其中对于P型寄生场效应晶体管，其源极和漏极下的P+扩散区下分 别存在一个P阱，所述两个P阱与栅极在沟道形成方向上部分交叠；对于 N型寄生场效应晶体管，其源极和漏极下的N+扩散区下分别存在一个N阱， 所述两个N阱与^t极在沟道形成方向上部分交叠在本专利技术的另 一个实施例中，所述寄生场效应晶体管由至少两个串联 的寄生场效应晶体管替代。优选地，所述寄生场效应晶体管包括在栅极和沟道之间的场氧化硅层。优选地，所述寄生场效应晶体管的导通阈值电压大于IO伏特，本专利技术利用了工艺寄生器件形成寄生场效应晶体管来用作主要的静电 保护器件。对于正向静电脉冲，它依靠所述静电保护器件的正向导通来泻 放电流；对于负向静电脉冲，它主务农靠所述寄生场效应晶体管中的寄生 二极管的正向导通来泻放电流。附图说明下面将参照附图对本专利技术的具体实施方案进行更详细的说明，在附图中图1是现有技术的采用高压二极管的静电保护电路；图2是现有技术的采用高压PM0S的静电保护电路；图3是根据本专利技术的采用高压工艺中寄生PM0S的静电保护电路；图4是图3所示的PMOS的物理截面图5是采用高压工艺中多晶硅栅极寄生PM0S的静电保护电路；图6是采用图3所示静电保护电路来保护内部电路的示意图7是根据本专利技术的采用金属槺极的寄生NM0S的静电保护电路；以及图8是根据本专利技术的采用多晶硅栅极的寄生NM0S的静电保护电路。具体实施例方式图3是采用高压工艺中寄生PM0S的静电保护电路。如图3所示，所述PMOS的漏极和栅极相连，连接至VM端，源极和衬 底相连，连接至VDD端。图4是图3所示的PMOS的物理截面图，如图4所示，这种寄生的PMOS的栅极由金属形成，此金属栅极与沟道 之间是场氧化硅(FieldOxide)， 一般简称为场氧。 一般这种以最底层金 属(一般在工艺中称为Metl)做栅极的寄生PMOS的开启阈值电压为-35V 左右。当然可以根据设计需求对此阈值电压做适当调整，主要是通过修改 金属栅极与沟道之间的场氧化层厚度来实现，比如为了得到更高的开启阈 值电压，可以选择更高层的金属层做栅极。 一般底层金属到沟道之间的氧 化层厚度最小，所以由底层金属形成栅极的寄生PMOS的开启阈值电压最 小。当VDD和VM之间的电压超过其开启电压时，其泻放静电电流的能力会 迅速增加。如下面的公式所示。<formula>formula see original document page 7</formula>其中IDS为寄生PM0S导通的源漏电流。其中H为栽流子迁移率，这里，因为寄生器件为PM0S，所以应为空穴 本文档来自技高网...

【技术保护点】
一种静电放电保护电路，包括第一接线端（ＶＤＤ）和第二接线端（ＶＭ），其特征在于还包括寄生场效应晶体管，所述寄生场效应晶体管的栅极和漏极相连，其源极和衬底相连，并且所述寄生场效应晶体管连接在第一接线端和第二接线端之间；　当第二接线端出现相对第一接线端的正静电脉冲电压时，通过正向导通所述寄生场效应晶体管的漏极到其衬底的寄生二极管来泻放静电；　当第二接线端出现相对第一接线端的负静电脉冲电压绝对值大于所述寄生场效应晶体管的导通阈值时，通过导通所述寄生场效应晶体管来泻放静电。

【技术特征摘要】
1.一种静电放电保护电路，包括第一接线端(VDD)和第二接线端(VM)，其特征在于还包括寄生场效应晶体管，所述寄生场效应晶体管的栅极和漏极相连，其源极和衬底相连，并且所述寄生场效应晶体管连接在第一接线端和第二接线端之间；当第二接线端出现相对第一接线端的正静电脉冲电压时，通过正向导通所述寄生场效应晶体管的漏极到其衬底的寄生二极管来泻放静电；当第二接线端出现相对第一接线端的负静电脉冲电压绝对值大于所述寄生场效应晶体管的导通阈值时，通过导通所述寄生场效应晶体管来泻放静电。2. 根据权利要求1的静电放电保护电路，还包括内部电路、 一个电阻、 以及电源到地的静电放电保护电路，其中所述内部电路包括第一端，第二端和第三端，第二端连接至第一接线 端，第三端接地端；所述电阻连接在第二接线端和所述内部电路的第 一端之间；所述电源到地的静电放电保护电路连接在第一接线端和地端之间，能 够被正向导通和反向击穿；当第二接线端出现相对地端的正静电脉冲电压时，通过所述寄生场效 应晶体管的漏极到其衬底的寄生二极管的正向导通，然后反向击穿所述电 源到地的静电放电保护电路来实现静电泻放；当第二接线端出现相对地端的负静电脉冲电压时，通过正向导通电源 到地的静电放电保护电路，然后导通所述寄生场效应晶体管来泻放静电；当第一接线端出现相对地端的正静电脉冲电压时，通过反向击穿所述 电源到地的静电放电保护电路来实现静电泻放；当笫一接线端出现相对地端的负静电脉冲电压时，静电通过正向导通 所迷电源到地的静电放电保护电路来实现静电泻放。3. 根据权利要求1或2...

【专利技术属性】
技术研发人员：王钊，尹航，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]