芯片型电子元件制造技术

本实用新型专利技术提供体积为0.12mm3以下的极小尺寸的芯片型电子元件，其能够抑制周围的热的影响且具有充分的有效体积。具有0.12mm3以下的体积的芯片型电子元件，其具有陶瓷坯体、外部电极及低导热层，低导热层在内部具有多个空洞，在陶瓷坯体的长度方向上的中央附近，在以与长度方向正交的面将芯片型电子元件切断而得到的切断面，对存在于低导热层的内部的多个空洞的截面积测量时，由下式(1)求出的空洞比率为25％以上且100％以下。空洞比率(％)＝(在外表面未开口的空洞的截面积)/(在外表面未开口的空洞的截面积+在外表面开口的空洞的截面积)

【技术实现步骤摘要】
芯片型电子元件


[0001]本技术涉及一种芯片型电子元件。

技术介绍

[0002]作为芯片型电子元件，已知有陶瓷层叠PTC热敏电阻，该陶瓷层叠PTC热敏电阻具有：陶瓷坯体，其具有陶瓷层和内部电极；外部电极，其位于陶瓷坯体的端面；以及玻璃层，其位于陶瓷坯体的表面(例如专利文献1)。玻璃层含有选自锌和铋中的至少一种元素的氧化物作为主成分，玻璃层中的碱性氧化物的含量设为0.8质量％以下。通过对玻璃层的成分进行控制，能够形成玻璃层内的气孔(贯通玻璃层的孔)的数量减少的致密的玻璃层。其结果是，在形成外部电极时的镀敷处理中，能够抑制镀敷液通过玻璃层向陶瓷坯体侵入。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2012
‑
59786号公报

技术实现思路

[0006]技术要解决的问题
[0007]被安装于电子设备内的电子元件有可能受到其他电子元件产生的热的影响。特别是，在小型的电子元件的情况下，每单位体积的比表面积变大，因此，热的影响容易到达电子元件的内部。其结果是，电阻值等电子元件的物理特性容易变得不稳定，成为电子元件的误动作等的原因。另外，在电子元件为热敏电阻的情况下，高精度的温度检测变得困难。
[0008]在专利文献1所公开的电子元件的情况下，认为通过使形成于陶瓷坯体的表面的玻璃层变厚，能够抑制电子元件所承受的热的影响。然而，为了不增大电子元件的外形尺寸地加厚玻璃层，需要使陶瓷坯体的尺寸减小玻璃层所增厚的量。即，若加厚玻璃层，则电子元件的有效体积减少。在电子元件为极小型的情况下，即使有效体积稍微减少，电子元件的性能也有可能显著降低。
[0009]因此，本技术的目的在于提供一种芯片型电子元件，该芯片型电子元件是体积为0.12mm3以下的极小尺寸的芯片型电子元件，其能够抑制周围的热的影响，且具有充分的有效体积。
[0010]用于解决问题的方案
[0011]本技术的第1技术方案是一种芯片型电子元件，其具有0.12mm3以下的体积，该芯片型电子元件具有：
[0012]陶瓷坯体；
[0013]外部电极，其形成于所述陶瓷坯体的端部；以及
[0014]低导热层，其覆盖所述陶瓷坯体的侧面的局部，由具有比所述外部电极的导热率低的导热率的材料形成，
[0015]所述低导热层在其内部具有多个空洞，
[0016]在所述陶瓷坯体的长度方向上的中央附近，在以与该长度方向正交的面将所述芯片型电子元件切断而得到的切断面中，对存在于所述低导热层的内部的所述多个空洞的截面积进行测量时，由下式(1)求出的空洞比率为25％以上且100％以下。
[0017]空洞比率(％)＝(在外表面未开口的空洞的截面积)/(在外表面未开口的空洞的截面积+在外表面开口的空洞的截面积)
×
100(1)
[0018]本技术的第2技术方案在第1方案所记载的芯片型电子元件的基础上，
[0019]所述外部电极包括：基底层，其与所述陶瓷坯体接触；金属覆盖层，其覆盖该基底层；第1镀层，其覆盖该金属覆盖层的至少局部；以及第2镀层，其覆盖所述第1镀层。
[0020]本技术的第3方案在第1技术方案或第2技术方案所记载的芯片型电子元件的基础上，
[0021]在所述陶瓷坯体的内部还具有内部电极，
[0022]该内部电极在端面暴露并与所述外部电极接触。
[0023]本技术的第4技术方案在第1技术方案～第3技术方案的任一技术方案中记载的芯片型电子元件的基础上，
[0024]芯片型电子元件是热敏电阻，且具有设于所述陶瓷坯体的两端部的一对外部电极。
[0025]技术的效果
[0026]根据本技术，能够提供一种能够抑制周围的热的影响且具有充分的有效体积的极小尺寸的芯片型电子元件。
附图说明
[0027]图1是实施方式1的芯片型电子元件的概略剖视图。
[0028]图2是沿着图1的X
‑
X线的概略剖视图。
[0029]图3是用于说明低导热层内的空洞的形态的示意剖视图。
[0030]图4是低导热层的热阻比相对于低导热层的空洞比率的图表。
[0031]图5是实施方式2的芯片型电子元件的概略剖视图。
[0032]附图标记说明
[0033]10、100、芯片型电子元件；20、200、陶瓷坯体；21、22、陶瓷坯体的端面；23、陶瓷坯体的侧面；30、40、外部电极；31、41、基底层；32、42、金属覆盖层；33、43、第1镀层；34、44、第2镀层；50、低导热层；61、62、63、64、空洞；71、72、内部电极；80、层叠体。
具体实施方式
[0034][实施方式1][0035]图1是本技术的实施方式1的芯片型电子元件10(以下，有时简称为“电子元件10”)的概略剖视图。图2是沿着图1的X
‑
X线的概略剖视图。此外，沿着X
‑
X线的剖面是指通过陶瓷坯体20的长度方向(L方向)上的中央附近且与L方向正交的面。图3是用于说明低导热层50内的空洞的形态的示意剖视图。
[0036]电子元件10具有陶瓷坯体20、形成于陶瓷坯体20的端部的外部电极30、40、以及覆盖陶瓷坯体20的侧面23的局部的低导热层50。
[0037]电子元件10是极小芯片型的电子元件，具有0.12mm3以下的体积。电子元件10的“体积”意为根据包含外部电极30、40的电子元件10的尺寸求出的体积。
[0038]如图1所示，电子元件10具有长度方向(L方向)上的尺寸10L和宽度方向(W方向)上的尺寸10W，还具有与L方向和W方向正交的高度方向(T方向)上的尺寸10T(未图示)。因此，电子元件10的体积能够根据(L方向上的尺寸10L)
×
(W方向上的尺寸10W)
×
(T方向上的尺寸10T)求出。
[0039]如图1所示，低导热层50覆盖陶瓷坯体20的侧面23的局部。特别优选的是，低导热层50覆盖陶瓷坯体20的侧面23中的未被基底层31、41覆盖的全部范围。在形成镀层时，能够抑制陶瓷坯体20与镀敷液直接接触。
[0040]低导热层50由具有比外部电极30、40的导热率低的导热率的材料形成。此外，如后所述，外部电极30、40能够包括由不同的材料构成的多个层。在由多个层形成的外部电极30、40的情况下，“外部电极30、40的导热率”意为按照以下的步骤求出的导热率。首先，将形成各个层的材料的导热率乘以各个层的厚度(绝对值)而求出各个层的计算值。将这些计算值相加，进而将以单位长度标准化后得到的值作为外部电极30、40的导热率。
[0041]如图3示意性地所示，低导热层50在内部具有空洞60。
[0042]空洞60的有无和空洞60的形态通过观察将低导热层50沿图1的X
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片型电子元件，其具有0.12mm3以下的体积，其特征在于，所述芯片型电子元件具有：陶瓷坯体；外部电极，其形成于所述陶瓷坯体的端部；以及低导热层，其覆盖所述陶瓷坯体的侧面的局部，由具有比所述外部电极的导热率低的导热率的材料形成，所述低导热层在其内部具有多个空洞，在所述陶瓷坯体的长度方向上的中央附近，在以与该长度方向正交的面将所述芯片型电子元件切断而得到的切断面中，对存在于所述低导热层的内部的所述多个空洞的截面积进行测量时，由下式求出的空洞比率为25％以上且100％以下，空洞比率＝(在外表面未开口的空洞的截面积)/(在外表面未开口的空洞的截...

【专利技术属性】
技术研发人员：崎庆伸，矶贝佳祐，长友真圣，
申请(专利权)人：株式会社村田制作所，
类型：新型
国别省市：