半导体结构及其制造方法技术

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，方法包括：提供基底；在基底内形成多条沿第一方向延伸的第一沟槽，第一沟槽将基底形成间隔排布的半导体层，并在第一沟槽内填充第一隔离层；在半导体层和第一隔离层内形成多条沿第二方向延伸的第二沟槽，第二沟槽的深度小于第一沟槽的深度，以将半导体层形成多个分立的半导体柱和位于半导体柱下方的初始位线；在低于第二沟槽的位置形成平行于第一沟槽的第三沟槽，在垂直于半导体柱侧壁的方向上，第三沟槽的宽度大于第二沟槽的宽度；在第二沟槽和第三沟槽内填充第二隔离层，其中，第三沟槽内的第二隔离层内具有空隙。本公开实施例至少可以提高半导体结构的电学性能。能。能。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]随着动态存储器的集成密度朝着更高的方向发展，在对动态存储器阵列结构中晶体管的排布方式以及如何缩小动态存储器阵列结构中单个功能器件的尺寸进行研究的同时，也需要提高小尺寸的功能器件的电学性能。
[0003]利用垂直的全环绕栅极(GAA，Gate
‑
All
‑
Around)晶体管结构作为动态存储器选择晶体管(access transistor)时，其占据的面积可以达到4F2(F：在给定工艺条件下可获得的最小图案尺寸)，原则上可以实现更高的密度效率，但是由于相邻位线之间间距的减小，相邻位线间的隔离层的尺寸也减小，相邻位线间的耦合电容对半导体结构电学性能的影响增大。

技术实现思路

[0004]本公开实施例提供一种半导体结构及其制造方法，至少有利于提高半导体结构的电学性能。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底；在所述基底内形成多条沿第一方向延伸的第一沟槽，所述第一沟槽将所述基底形成间隔排布的半导体层，并在所述第一沟槽内填充第一隔离层；在所述半导体层和所述第一隔离层内形成多条沿第二方向延伸的第二沟槽，所述第二沟槽的深度小于所述第一沟槽的深度，以将所述半导体层形成多个分立的半导体柱和位于所述半导体柱下方的初始位线；在低于所述第二沟槽的位置形成平行于所述第一沟槽的第三沟槽，在垂直于所述半导体柱侧壁的方向上，所述第三沟槽的宽度大于所述第二沟槽的宽度；在所述第二沟槽和所述第三沟槽内填充第二隔离层，其中，所述第三沟槽内的所述第二隔离层内具有空隙。2.如权利要求1所述的制造方法，其特征在于，在垂直于所述半导体柱侧壁的方向上，所述第一沟槽的宽度大于等于所述第二沟槽的宽度。3.如权利要求1所述的制造方法，其特征在于，在低于所述第二沟槽的位置形成平行于所述第一沟槽的所述第三沟槽的步骤包括：形成保护层，所述保护层位于所述第二沟槽的侧壁上，且露出所述初始位线顶面和相邻所述初始位线间的所述第一隔离层的顶面；以所述保护层为掩膜去除位于所述初始位线侧壁的部分厚度的所述第一隔离层，以形成所述第三沟槽；去除所述保护层。4.如权利要求3所述的制造方法，其特征在于，在形成所述保护层之前，还包括：形成第三隔离层，所述第三隔离层仅位于所述沟槽暴露出的侧壁表面。5.如权利要求3所述的制造方法，其特征在于，在同一刻蚀工艺下，所述第一隔离层和所述保护层之间的刻蚀选择比大于等于50。6.如权利要求3所述的制造方法，其特征在于，在形成所述第三沟槽之后，形成所述第二隔离层之前，还包括：在所述第三沟槽暴露出的所述初始位线的表面形成第四隔离层，且所述第四隔离层不改变所述第三沟槽的整体形貌。7.如权利要求6所述的制造方法，其特征在于，在形成所述第四隔离层之后，形成所述第二隔离层之前，还包括：去除位于所述初始位线顶面的所述第四隔离层；对暴露出的所述初始位线进行金属硅化处理，以形成位线，所述位线的材料包括金属半导体化合物。8.如权利要求7所述的制造方法，其特征在于，在所述半导体柱指向所述位线的方向上，所述第三沟槽的深度大于所述金属半导体化合物的深度。9.如权利要求1所述的制造方法，其特征在于，还包括：去除所述第二沟槽内部分厚度的所述第二隔离层以形成凹槽，所述凹槽沿所述第二方向延伸；形成填充满所述凹槽的绝缘层；以所述绝缘层为掩膜去除部分厚度的所述半导体柱侧壁的所述第一隔离层和所述第
二隔离层，以在所述半...

【专利技术属性】
技术研发人员：韩清华，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：