存储器制造技术

本发明专利技术实施例提供一种存储器，包括：时钟产生电路，用于产生第一振荡信号和第二振荡信号，所述第一振荡信号与所述第二振荡信号的频率相同、相位相反，且其占空比均在第一预设范围内；差分输入电路，用于接收第一外部信号和第二外部信号，并产生第一内部信号和第二内部信号；其中，所述时钟产生电路还用于监测所述第一内部信号和/或所述第二内部信号的占空比，并使得所述第一内部信号和/或所述第二内部信号的占空比在第二预设范围内。本发明专利技术实施例中，存储器具有DCM功能以及DCA功能，且还能够实现对差分输入电路的检测和校准。够实现对差分输入电路的检测和校准。够实现对差分输入电路的检测和校准。

【技术实现步骤摘要】
存储器


[0001]本专利技术实施例涉及半导体
，特别涉及一种存储器。

技术介绍

[0002]半导体存储器被用于许多电子系统中，以存储可取回的数据。随着对电子系统更快、具有更大数据容量和消耗更少电力的需求不断增长，为了满足不断变化的需求，半导体存储器可能需要更快的速度，存储更多的数据并使用更少的电力。
[0003]通常的，通过向存储器提供命令(commands)、存储地址(memory address)以及时钟(clocks)来控制半导体存储器，且各种命令、存储地址以及时钟可以由存储控制器(memory controller)提供。这三类信号可以控制存储器执行各种存储操作，例如从存储器中读取数据的读取操作，以及将数据存储到存储器的写入操作。基于与存储器接收到的“相关命令”相关的已知时序，在存储器与存储控制器之间传输数据。具体地，可以向存储器提供用于对命令和地址进行计时的系统时钟(system clock)，进一步地，还可以向存储器提供数据时钟(data clock)，该数据时钟用于作为读取数据的时序以及写入数据的时序。此外，存储器还可以向控制器提供时钟，以作为向控制器传输数据的时序。提供给存储器的外部时钟用于产生内部时钟，这些内部时钟在存储器的存储操作期间控制各种内部电路的时序。在存储器操作期间内部电路的时序很关键，并且内部时钟的偏差可能会导致错误的操作，时钟的偏差包括占空比失真，即时钟信号的占空比偏离预设占空比。
[0004]因此，存储器需具备DCA功能以及DCM功能，即存储器包括占空比调节(DCA，Duty Cycle Adjust)电路以及占空比监测(DCM，Duty Cycle Monitor)电路，占空比调节电路可以用于调节外部时钟生成的内部时钟的占空比，占空比监测电路可用于监测时钟的占空比是否偏离预设占空比。

技术实现思路

[0005]本专利技术实施例解决的技术问题为提供一种存储器，该存储器不仅能够提供用于测试的时钟信号，且还具有占空比监测和占空比校准功能。
[0006]为解决上述问题，本专利技术实施例提供一种存储器，包括：时钟产生电路，用于产生第一振荡信号和第二振荡信号，所述第一振荡信号与所述第二振荡信号的频率相同、相位相反，且其占空比均在第一预设范围内；差分输入电路，用于接收第一外部信号和第二外部信号，并产生第一内部信号和第二内部信号；其中，所述时钟产生电路还用于监测所述第一内部信号和/或所述第二内部信号的占空比，并使得所述第一内部信号和/或所述第二内部信号的占空比在第二预设范围内。
[0007]另外，所述时钟产生电路包括：振荡电路，用于产生所述第一振荡信号和所述第二振荡信号；比较单元，接收所述第一振荡信号和所述第二振荡信号，并用于对所述第一振荡信号的占空比和/或所述第二振荡信号的占空比进行比较；逻辑单元，连接所述比较单元和所述振荡电路，用于根据所述比较单元的输出结果对所述振荡电路进行控制，使得所述第
一振荡信号的占空比和所述第二振荡信号的占空比在所述第一预设范围内。
[0008]另外，所述比较单元还连接所述差分输入电路的输出端，并对所述第一内部信号的占空比和/或所述第二内部信号的占空比进行比较；所述逻辑单元还连接所述差分输入电路，并用于根据所述比较单元的输出结果对所述差分输入电路进行控制，使得所述第一内部信号的占空比和/或所述第二内部信号的占空比在所述第二预设范围内。
[0009]另外，所述比较单元包括：积分单元，其具有第一输入端和第二输入端，所述第一输入端接收所述第一内部信号或第二内部信号中的一者，所述第二输入端接收所述第二内部信号或第一内部信号中的另一者；或者，所述第一输入端接收所述第一振荡信号或所述第二振荡信号中的一者，所述第二输入端接收所述第二振荡信号或所述第一振荡信号中的另一者；比较器，连接所述积分单元的输出端。
[0010]另外，所述积分单元被配置为：所述第一输入端在一翻转标识信号为低电平时接收所述第一内部信号，在所述翻转标识信号为高电平时接收所述第二内部信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二内部信号，在所述翻转标识信号为高电平时接收所述第一内部信号；或者，所述第一输入端在一翻转标识信号为低电平时接收所述第一振荡信号，在所述翻转标识信号为高电平时接收所述第二振荡信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二振荡信号，在所述翻转标识信号为高电平时接收所述第一振荡信号。
[0011]另外，所述逻辑单元包括：计数器，用于调节所述第一内部信号的占空比和/或第二内部信号的占空比，或者，用于调节所述第一振荡信号的占空比和/或第二振荡信号的占空比；第一寄存器组，当所述翻转标识信号为低电平时，根据所述比较器的输出存储所述计数器的第一值；第二寄存器组，当所述翻转标识信号为高电平时，根据所述比较器的输出存储所述计数器的第二值。
[0012]另外，所述逻辑单元还包括：运算组件，连接所述第一寄存器组和所述第二寄存器组，用于对所述第一寄存器组和所述第二寄存器组的输出做加减乘除运算；第三寄存器组，连接所述运算组件，用于存储所述运算组件的输出结果。
[0013]另外，所述比较单元由一采样时钟驱动，所述采样时钟的频率低于所述第一内部信号的频率和/或第二内部信号的频率，且所述采样时钟的频率低于所述第一振荡信号和/或第二振荡信号的频率。
[0014]另外，所述计数器由一计算器时钟驱动，所述计算器时钟频率低于所述第一内部信号的频率和/或第二内部信号的频率，且所述计算器时钟的频率低于所述第一振荡信号的频率和/或第二振荡信号的频率。
[0015]另外，所述采样时钟的频率和所述计算器时钟的频率相同。
[0016]另外，还包括：分频器，接收一外部时钟信号，产生所述采样时钟和所述计算器时钟。
[0017]另外，还包括：第五寄存器组，与所述分频器连接，用于配置所述采样时钟的频率和所述计算器时钟的频率。
[0018]另外，所述振荡电路包括：振荡器，用于产生第一初始振荡信号和第二初始振荡信号，所述第一初始振荡信号与所述第二初始振荡信号的频率相同且相位相反；路径模拟电路，介于所述振荡器和所述比较单元之间，一端连接所述振荡器的输出端，另一端连接所述
比较单元的输入端，用于模拟第一路径的电路特性，接收所述第一初始振荡信号以产生所述第一振荡信号，接收所述第二初始振荡信号以产生所述第二振荡信号。
[0019]另外，第四寄存器组，与所述振荡器连接，用于配置所述第一振荡信号的频率和第二振荡信号的频率。
[0020]另外，还包括：第六寄存器组，与所述路径模拟电路连接，用于配置所述路径模拟电路的电性参数。
[0021]另外，还包括：第一选择器，所述第一振荡信号、所述第二振荡信号、所述第一内部信号、所述第二内部信号、所述第一外部信号、所述第二外部信号均通过所述第一选择器连接至所述比较单元，记所述第一振荡信号和第二振荡信号为第一差分对信号，记所述第一外部信号和第二外部信号为第二差分对信号，记本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：时钟产生电路，用于产生第一振荡信号和第二振荡信号，所述第一振荡信号与所述第二振荡信号的频率相同、相位相反，且其占空比均在第一预设范围内；差分输入电路，用于接收第一外部信号和第二外部信号，并产生第一内部信号和第二内部信号；其中，所述时钟产生电路还用于监测所述第一内部信号和/或所述第二内部信号的占空比，并使得所述第一内部信号和/或所述第二内部信号的占空比在第二预设范围内。2.根据权利要求1所述的存储器，其特征在于，所述时钟产生电路包括：振荡电路，用于产生所述第一振荡信号和所述第二振荡信号；比较单元，接收所述第一振荡信号和所述第二振荡信号，并用于对所述第一振荡信号的占空比和/或所述第二振荡信号的占空比进行比较；逻辑单元，连接所述比较单元和所述振荡电路，用于根据所述比较单元的输出结果对所述振荡电路进行控制，使得所述第一振荡信号的占空比和所述第二振荡信号的占空比在所述第一预设范围内。3.根据权利要求2所述的存储器，其特征在于，所述比较单元还连接所述差分输入电路的输出端，并对所述第一内部信号的占空比和/或所述第二内部信号的占空比进行比较；所述逻辑单元还连接所述差分输入电路，并用于根据所述比较单元的输出结果对所述差分输入电路进行控制，使得所述第一内部信号的占空比和/或所述第二内部信号的占空比在所述第二预设范围内。4.根据权利要求3所述的存储器，其特征在于，所述比较单元包括：积分单元，其具有第一输入端和第二输入端，所述第一输入端接收所述第一内部信号或所述第二内部信号中的一者，所述第二输入端接收所述第二内部信号或所述第一内部信号中的另一者；或者，所述第一输入端接收所述第一振荡信号或所述第二振荡信号中的一者，所述第二输入端接收所述第二振荡信号或所述第一振荡信号中的另一者；比较器，连接所述积分单元的输出端。5.根据权利要求4所述的存储器，其特征在于，所述积分单元被配置为：所述第一输入端在一翻转标识信号为低电平时接收所述第一内部信号，在所述翻转标识信号为高电平时接收所述第二内部信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二内部信号，在所述翻转标识信号为高电平时接收所述第一内部信号；或者，所述第一输入端在一翻转标识信号为低电平时接收所述第一振荡信号，在所述翻转标识信号为高电平时接收所述第二振荡信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二振荡信号，在所述翻转标识信号为高电平时接收所述第一振荡信号。6.根据权利要求5所述的存储器，其特征在于，所述逻辑单元包括：计数器，用于调节所述第一内部信号的占空比和/或所述第二内部信号的占空比，或者，用于调节所述第一振荡信号的占空比和/或所述第二振荡信号的占空比；第一寄存器组，当所述翻转标识信号为低电平时，根据所述比较器的输出存储所述计数器的第一值；第二寄存器组，当所述翻转标识信号为高电平时，根据所述比较器的输出存储所述计数器的第二值。
7.根据权利要求6所述的存储器，其特征在于，所述逻辑单元还包括：运算组件，连接所述第一寄存器组和所述第二寄存器组，用于对所述第一寄存器组和所述第二寄存器组的输出做加减乘除运算；第三寄存器组，连接所述运算组件，用于存储所述运算组件的输出结果。8.根据权利要求7所述的存储器，其特征在于，所述比较单元由一采样时钟驱动，所述采样时钟的频率低于所述第一内部信号的频率和/或所述第二内部信号的频率，且所述采样时钟的频率低于所述第一振荡信号和/或所述第二振荡信号的频率。9.根据权利要求8所述的存储器，其特征在于，所述计数器由一计算器时钟驱动，所述计算器时钟频率低于所述第一内部信号的频率和/或第二内部信号的频率，且所述计算器时钟的频率低于所述第一振荡信号的频率和/或第二振荡信号的频率。10.根据权利要求9所述的存储器，其特征在于，所述采样时钟的频率和所述计算器时钟的频率相同。11.根据权利要求10所述的存储器，其特征在于，还包括：分频器，接收一外部时钟信号，产生所述采样时钟和所述计算器时钟。12.根据权利要求11所述的存储器，其特征在于，还包括：第五寄存器组，与所述分频器连接，用于配置所述采样时钟的频率和所述计算器时钟的频率。13.根据权利要求2所述的存储器，其特征在于，所述振荡电路包括：振荡器，用于产生第一初始振荡信号和第二初始振荡信号，所述第一初始振荡信号与所述第二初始振荡信号的频率相同且相位相反；路径模拟电路，介于所述振荡器和所述比较单元之间，一端连接所述振荡器的输出端，另一端连接所述比较单元的输入端，用于模拟第一路径的电路特性，接收所述第一初始振荡信号以产生所述第一振荡信号，接收所述第二初始振荡信号以产生所述第二振荡信号。14.根据权利要求13所述的存储器，其特征在于，还包括：第四寄存器组，与所述振荡器连接，用于配置所述第一振荡信号的频率和第二振荡信号的频率。15.根据权利要求14所述的存储器，其特征在于，还包括：第六寄存器组，与所述路径模拟电路连接，用于配置所述路径模拟电路的电性参数。16.根据权利要求3所述的存储器，其特征在于，还包括：第一选择器，所述第一振荡信号、所述第二振荡信号、所述第一内部信号、所述第二内部信号、所述第一外部信号、所述第二外部信号均通过所述第一选择器连接至所述比较单元，记所述第一振荡信号和第二振荡信号为第一差分对信号，记所述第一外部信号和第二外部信号为第二差分对信号，记所述第一内部信号和所述第二内部信号为第三差分对信号，所述第一选择器用于选择所述第一差分对信号、所述第二差分对信号和所述第三差分对信号中的一者输入所述比较单元。17.根据权利要求16所述的存储器，其特征在于，所述第一选择器的控制端接收一选择使能信号，并基于所述选择使能信号选择所述第一差分对信号、所述第二差分对信号和所述第三差分对信号中的一者输入所述比较单元。18.根据权利要求1所述的存储器，其特征在于，还包括：第二选择器，所述第一振荡信号、所述第二振荡信号、所述第一外部信号、所述第二外部信号均通过所述第二选择器连接至所述差分输入电路，记所述第一振荡信号和所述第二振荡信号为第一差分对信号，记所
述第一外部信号和所述第二外部信号为第二差分对信号，所述第二选择器用于选择所述第一差分对信号和所述第二差分对信号之一输入所述差分输入电路。19.根据权利要求18所述的存储器，其特征在于，所述第二选择器的控制端接收一校准使能信号，当所述校准使能信号为低电平时，所述第一外部信号和第二外部信号输入所述差分输入电路，当所述校准使能信号为高电平时，所述第一振荡信号和第二振荡信号输入所述差分输入电路。20.一种存储器，其特征在于，包括：校准电路，用于接收第一外部信号和第二外部信号，并产生第一内部信号和第二内部信号，所述第一内部信号和/或所述第二内部信号的占空比在第三预设范围内；时钟产生电路，用于产生第一振荡信号和第二振荡信号，所述第一振荡信号与所述第二振荡信号的频率相同、相位相反；其中，所述校准电路还用于调节所述第一振荡信号和/或所述第二振荡信号的占空比，并使得所述第一振荡信号和/或所述第二振荡信号的占空比在第四预设范围内。21.根据权利要求20所述的存储器，其特征在于，所述校准电路包括：差分输入电路，用于接收所述第一外部信号和所述第二外部信号，并产生所述第一内部信号和所述第二内部信号；比较单元，连接所述差分输入电路的输出端，并对所述第一内部信号的占空比和/或所述第二内部信号的占空比进行比较；逻辑单元，连接所述比较单元和所述差分输入电路，用于根据所述比较单元的输出结果对所述差分输入电路进行控制，使得所述第一内部信号的占空比和/或所述第二内部信号的占空比到达所述第三预设范围内。22.根据权利要求21所述的存储器，其特征在于，所述比较单元还连接所述时钟产生电路的输出端，接收所述第一振荡信号和所述第二振荡信号，用于对所述第一振荡信号的占空比和/或所述第二振荡信号的占空比进行比较；所述逻辑单元还连接所述时钟产生电路，且用于根据所述比较单元的输出结果对所述时钟产生电路进行控制，使得所述第一振荡信号和/或所述第二振荡信号的占空比在第四预设范围。23.根据权利要求22所述的存储器，其特征在于，所述比较单元包括：积分单元，其具有第一输入端和第二输入端，所述第一输入端接收所述第一内部信号或所述第二内部信号中的一者，所述第二输入端接收所述第二内部信号或所述第一内部信号中的另一者；或者，所述第一输入端接收所述第一振荡信号或所述第二振荡信号中的一者，所述第二输入端接收所述第二振荡信号或所述第一振荡信号中的另一者；比较器，连接所述积分单元的输出端。24.根据权利要求23所述的存储器，其特征在于，所述积分单元被配置为：所述第一输入端在一翻转标识信号为低电平时接收所述第一内部信号，在所述翻转标识信号为高电平时接收所述第二内部信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二内部信号，在所述翻转标识信号为高电平时接收所述第一内部信号；或者，所述第一输入端在一翻转标识信号为低电平时接收所述第一振荡信号，在所述翻转标识信号为高电平时接收所述第二振荡信号；所述第二输入端在所述翻转标识信号为低电平时接收所述第二振荡信号，在所述翻转标识信号为高电平时接收所述第一振荡信号。
25.根据权利要求24所述的存储器，其特征在于，所述逻辑单元包括：计数器，用于调节所述第一内部信号的占空比和/或所述第二内部信号的占空比，或者，用于调节所述第一振荡信号的占空比和/或所述...

【专利技术属性】
技术研发人员：田凯，汪玉霞，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：