晶体管测试器件的接触电阻的测量方法与计算机可读介质技术

本公开提供了一种晶体管测试器件的接触电阻的测量方法与计算机可读介质，所述测量方法包括：提供多个晶体管测试器件，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，各所述晶体管测试器件的所述栅极的宽度、所述有源层的沟道区长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。本公开提供的测量方法，能够获取精确的接触电阻的阻值。能够获取精确的接触电阻的阻值。能够获取精确的接触电阻的阻值。

【技术实现步骤摘要】
晶体管测试器件的接触电阻的测量方法与计算机可读介质


[0001]本公开涉及半导体
，具体而言，涉及一种晶体管测试器件的接触电阻的测量方法与计算机可读介质。

技术介绍

[0002]在动态随机存储器(Dynamic Random Access Memory，DRAM)领域，主要涉及到提升MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)本质特性精度。
[0003]目前MOS管测量时，因为接出去的导线是无法在测量中去除，例如在测试元件设计中，经常使用较大的金属和较多的接触数量，进而降低寄生电阻效应。
[0004]然而，在DRAM因为array(阵列)和peripheral(周围的)MOS管并存，使得具有较高的接触电阻，从而造成较大的寄生电阻，进而影响MOS管的本质特性。
[0005]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0006]本公开实施例的目的在于提供一种晶体管测试器件的接触电阻的测量方法与计算机可读介质，能够获取精确的接触电阻的阻值。
[0007]根据本公开实施例的一个方面，提供了一种晶体管测试器件的接触电阻的测量方法，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，其特征在于，所述测量方法包括：
[0008]提供多个晶体管测试器件，各所述晶体管测试器件的所述栅极的宽度、所述有源层的沟道区长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；
[0009]通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；
[0010]根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。
[0011]在本公开的一种示例性实施例中，所述栅极在所述有源层上的正投影覆盖所述有源层的沟道区。
[0012]在本公开的一种示例性实施例中，所述多个晶体管测试器件形成于同一晶圆上。
[0013]在本公开的一种示例性实施例中，各所述导线的电阻相同。
[0014]在本公开的一种示例性实施例中，位于所述栅极同一侧的多个所述导线并联。
[0015]在本公开的一种示例性实施例中，所述导线的数量为偶数个，平均分配于所述栅极的两侧。
[0016]在本公开的一种示例性实施例中，所述总电阻R
total
为：
[0017]R
total
＝R
ch
+2R
Licon
[0018]其中，R
ch
为晶体管测试器件的沟道电阻，R
Licon
为晶体管测试器件的接触电阻。
[0019]在本公开的一种示例性实施例中，所述沟道电阻R
ch
为：
[0020][0021]其中，V
ds
为源漏电压，I
ds
为源漏电流，μ
eff
为有效迁移率，C
ox
为电容，W为有源层的宽度，L为有源层的长度，V
g
为栅电压，V
on
为开启电压，m为体效应系数。
[0022]在本公开的一种示例性实施例中，所述栅极电压V
g
大于一预设值，所述沟道电阻R
ch
为：
[0023][0024]在本公开的一种示例性实施例中，所述接触电阻R
Licon
为：
[0025][0026]其中，R
total1
为有源层的宽度为W1时测量的总电阻，R
total2
为有源层的宽度为W2时测量的总电阻。
[0027]根据本公开的又一个方面，提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述实施例中第一方面所述的检测方法。
[0028]本公开提供的晶体管测试器件的接触电阻的测量方法，其特征在于：在同一晶圆上设计、制造多个晶体管测试器件，各所述晶体管测试器件的栅极的宽度、有源层的沟道区长度、连接的导线的数量以及所述各导线电阻相同，各所述晶体管测试器件的有源层宽度各不相同。通过测试各晶体管测试器件，获取多组晶体管测试器件的总电阻，接着根据多组总电阻与其匹配的有源层的宽度，能够确定晶体管测试器件的接触电阻的阻值。
[0029]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0030]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0031]图1为本公开的一种实施例提供的测量方法的流程图；
[0032]图2为本公开的一种实施例提供的晶体管测试器件的截视图；
[0033]图3为本公开的一种实施例提供的多个晶体管测试器件的示意图；
[0034]图4为本公开的一种实施例提供的栅源电压与漏极电流的关系曲线图；
[0035]图5为本公开的一种实施例提供的栅源电压与漏源电阻的关系曲线图；
[0036]图6为本公开的一种实施例提供的有源层宽度与总电阻的关系线条图；
[0037]图7为本公开的一种实施例提供的晶体管测试器件的总电阻的示意图；
[0038]图8为本公开的一种实施例提供的适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
具体实施方式
[0039]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
[0040]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
[0041]附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和步骤，也不是必须按所描述的顺序执行。例如，有的步骤还本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管测试器件的接触电阻的测量方法，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，其特征在于，所述测量方法包括：提供多个晶体管测试器件，各所述晶体管测试器件的所述栅极的宽度、所述有源层的长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。2.根据权利要求1所述的测量方法，其特征在于，所述栅极在所述有源层上的正投影覆盖所述有源层。3.根据权利要求1所述的测量方法，其特征在于，所述多个晶体管测试器件形成于同一晶圆上。4.根据权利要求1所述的测量方法，其特征在于，各所述导线的电阻相同。5.根据权利要求1所述的测量方法，其特征在于，位于所述栅极同一侧的多个所述导线并联。6.根据权利要求1所述的测量方法，其特征在于，所述导线的数量为偶数个，平均分配于所述栅极的两侧。7.根据权利要求6所述的测量方法，其特征在于，所述总电阻R
total
为：R
total
＝R
ch
+2R
Licon
其中，R

【专利技术属性】
技术研发人员：林仕杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：