指令管理方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术提供一种指令管理方法、存储器存储装置及存储器控制电路单元。所述方法包括：从主机系统的存储器获得多个指令；将所述多个指令存储于存储器存储装置的第一缓冲区；响应于第一缓冲区中符合配对条件的第一指令与第二指令，将第一缓冲区中的第一指令与第二指令放入存储器存储装置的第一指令伫列中；以及连续执行第一指令伫列中的第一指令与第二指令，从而提高存储器存储装置的操作稳定性。而提高存储器存储装置的操作稳定性。而提高存储器存储装置的操作稳定性。

【技术实现步骤摘要】
指令管理方法、存储器存储装置及存储器控制电路单元


[0001]本专利技术涉及一种存储器控制技术，且尤其涉及一种指令管理方法、存储器存储装置及存储器控制电路单元。

技术介绍

[0002]移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non
‑
volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。
[0003]在主机存储器缓存(Host Memory Buffering,HMB)架构中，存储器存储装置可利用主机系统的存储器来作为存储器存储装置的缓存器，并可主动对主机系统的存储器进行数据存取。但是，实务上，存储器存储装置中用来暂存指令的缓存空间是有限的。存储器存储装置可能无法将需要被连续执行的指令存放在有限的指令缓存空间中，使存储器存储装置在后续操作上出现问题。

技术实现思路

[0004]有鉴于此，本专利技术提供一种指令管理方法、存储器存储装置及存储器控制电路单元，可提高存储器存储装置的操作稳定性。
[0005]本专利技术的范例实施例提供一种指令管理方法，其用于存储器存储装置。所述存储器存储装置连接至主机系统。所述指令管理方法包括：从所述主机系统的存储器获得多个指令；将所述多个指令存储于所述存储器存储装置的第一缓冲区；响应于所述第一缓冲区中符合配对条件的第一指令与第二指令，将所述第一缓冲区中的所述第一指令与所述第二指令放入所述存储器存储装置的第一指令伫列(command queue)中；以及连续执行所述第一指令伫列中的所述第一指令与所述第二指令。
[0006]在本专利技术的一范例实施例中，所述的指令管理方法还包括：响应于所述第一缓冲区中存在所述第一指令且不存在所述第二指令，从所述主机系统的所述存储器获得所述第二指令；将所述第二指令存储于所述存储器存储装置的第二缓冲区；以及将所述第一缓冲区中的所述第一指令与所述第二缓冲区中的所述第二指令放入所述第一指令伫列中。
[0007]在本专利技术的一范例实施例中，所述第一指令是从所述存储器中的特定指令伫列获得，且从所述主机系统的所述存储器获得所述第二指令的步骤包括：强制从所述存储器中的所述特定指令伫列中读取下一个指令，以获得所述第二指令。
[0008]在本专利技术的一范例实施例中，所述的指令管理方法还包括：在所述存储器存储装置中配置多个指令伫列，其中所述多个指令伫列包括所述第一指令伫列与至少一第二指令伫列。
[0009]在本专利技术的一范例实施例中，所述的指令管理方法还包括：将所述第一缓冲区中不符合所述配对条件的第三指令放入所述至少一第二指令伫列中；以及执行所述至少一第
二指令伫列中的所述第三指令。
[0010]在本专利技术的一范例实施例中，所述的指令管理方法还包括：扫描所述第一缓冲区中的所述多个指令，以识别符合所述配对条件的所述第一指令与所述第二指令的至少其中之一。
[0011]在本专利技术的一范例实施例中，扫描所述第一缓冲区中的所述多个指令的步骤包括：在识别所述第一缓冲区中符合所述配对条件的所述第一指令后，从所述第一缓冲区中剩余的指令中寻找符合所述配对条件的所述第二指令。
[0012]本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元包括缓冲存储器。所述存储器控制电路单元用以：从所述主机系统的存储器获得多个指令；将所述多个指令存储于所述缓冲存储器的第一缓冲区；响应于所述第一缓冲区中符合配对条件的第一指令与第二指令，将所述第一缓冲区中的所述第一指令与所述第二指令放入所述缓冲存储器的第一指令伫列中；以及连续执行所述第一指令伫列中的所述第一指令与所述第二指令。
[0013]在本专利技术的一范例实施例中，所述存储器控制电路单元更用以：响应于所述第一缓冲区中存在所述第一指令且不存在所述第二指令，从所述主机系统的所述存储器获得所述第二指令；将所述第二指令存储于所述缓冲存储器的第二缓冲区；以及将所述第一缓冲区中的所述第一指令与所述第二缓冲区中的所述第二指令放入所述第一指令伫列中。
[0014]在本专利技术的一范例实施例中，所述第一指令是从所述存储器中的特定指令伫列获得，且从所述主机系统的所述存储器获得所述第二指令的操作包括：强制从所述存储器中的所述特定指令伫列中读取下一个指令，以获得所述第二指令。
[0015]在本专利技术的一范例实施例中，所述存储器控制电路单元更用以：在所述缓冲存储器中配置多个指令伫列，其中所述多个指令伫列包括所述第一指令伫列与至少一第二指令伫列。
[0016]在本专利技术的一范例实施例中，所述存储器控制电路单元更用以：将所述第一缓冲区中不符合所述配对条件的第三指令放入所述至少一第二指令伫列中；以及执行所述至少一第二指令伫列中的所述第三指令。
[0017]在本专利技术的一范例实施例中，所述存储器控制电路单元更用以：扫描所述第一缓冲区中的所述多个指令，以识别符合所述配对条件的所述第一指令与所述第二指令的至少其中之一。
[0018]在本专利技术的一范例实施例中，扫描所述第一缓冲区中的所述多个指令的操作包括：在识别所述第一缓冲区中符合所述配对条件的所述第一指令后，从所述第一缓冲区中剩余的指令中寻找符合所述配对条件的所述第二指令。
[0019]本专利技术的范例实施例另提供一种存储器控制电路单元，其包括主机接口、存储器接口、缓冲存储器及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述缓冲存储器。所述存储器管理电路用以：从所述主机系统的存储器获得多个指令；将所述多个指令存储于所述缓冲存储器的第一缓冲区；响应于所述第一缓冲
区中符合配对条件的第一指令与第二指令，将所述第一缓冲区中的所述第一指令与所述第二指令放入所述缓冲存储器的第一指令伫列中；以及连续执行所述第一指令伫列中的所述第一指令与所述第二指令。
[0020]在本专利技术的一范例实施例中，所述存储器管理电路更用以：响应于所述第一缓冲区中存在所述第一指令且不存在所述第二指令，从所述主机系统的所述存储器获得所述第二指令；将所述第二指令存储于所述缓冲存储器的第二缓冲区；以及将所述第一缓冲区中的所述第一指令与所述第二缓冲区中的所述第二指令放入所述第一指令伫列中。
[0021]在本专利技术的一范例实施例中，所述存储器管理电路更用以：在所述缓冲存储器中配置多个指令伫列，其中所述多个指令伫列包括所述第一指令伫列与至少一第二指令伫列。
[0022]在本专利技术的一范例实施例中，所述存储器管理电路更用以：将所述第一缓冲区中不符合所述配对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种指令管理方法，其特征在于，用于存储器存储装置，其中所述存储器存储装置连接至主机系统，且所述指令管理方法包括：从所述主机系统的存储器获得多个指令；将所述多个指令存储于所述存储器存储装置的第一缓冲区；响应于所述第一缓冲区中符合配对条件的第一指令与第二指令，将所述第一缓冲区中的所述第一指令与所述第二指令放入所述存储器存储装置的第一指令伫列中；以及连续执行所述第一指令伫列中的所述第一指令与所述第二指令。2.根据权利要求1所述的指令管理方法，还包括：响应于所述第一缓冲区中存在所述第一指令且不存在所述第二指令，从所述主机系统的所述存储器获得所述第二指令；将所述第二指令存储于所述存储器存储装置的第二缓冲区；以及将所述第一缓冲区中的所述第一指令与所述第二缓冲区中的所述第二指令放入所述第一指令伫列中。3.根据权利要求2所述的指令管理方法，其中所述第一指令是从所述存储器中的特定指令伫列获得，且从所述主机系统的所述存储器获得所述第二指令的步骤包括：强制从所述存储器中的所述特定指令伫列中读取下一个指令，以获得所述第二指令。4.根据权利要求1所述的指令管理方法，还包括：在所述存储器存储装置中配置多个指令伫列，其中所述多个指令伫列包括所述第一指令伫列与至少一第二指令伫列。5.根据权利要求4所述的指令管理方法，还包括：将所述第一缓冲区中不符合所述配对条件的第三指令放入所述至少一第二指令伫列中；以及执行所述至少一第二指令伫列中的所述第三指令。6.根据权利要求1所述的指令管理方法，还包括：扫描所述第一缓冲区中的所述多个指令，以识别符合所述配对条件的所述第一指令与所述第二指令的至少其中之一。7.根据权利要求6所述的指令管理方法，其中扫描所述第一缓冲区中的所述多个指令的步骤包括：在识别所述第一缓冲区中符合所述配对条件的所述第一指令后，从所述第一缓冲区中剩余的指令中寻找符合所述配对条件的所述第二指令。8.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块；存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元包括缓冲存储器，并且所述存储器控制电路单元用以：从所述主机系统的存储器获得多个指令；将所述多个指令存储于所述缓冲存储器的第一缓冲区；响应于所述第一缓冲区中符合配对条件的第一指令与第二指令，将所述第一缓冲区中
的所述第一指令与所述第二指令放入所述缓冲存储器的第一指令伫列中；以及连续执行所述第一指令伫列中的所述第一指令与所述第二指令。9.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：响应于所述第一缓冲区中存在所述第一指令且不存在所述第二指令，从所述主机系统的所述存储器获得所述第二指令；将所述第二指令存储于所述缓冲存储器的第二缓冲区；以及将所述第一缓冲区中的所述第一指令与所述第二缓冲区中的所述第二指令放入所述第一指令伫列中。10.根据权利要求9所述的存储器存储装置，其中所述第一指令是从所述存储器中的特定指令伫列获得，且从所述主机系统的所述存储器获得所述第二指令的操作包括：强制从所述存储器中的所述特定指令伫列中读取下一个指令，...

【专利技术属性】
技术研发人员：曾明晖，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：