半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底；形成沿第一方向延伸的核心层；在核心层的侧壁上形成掩膜侧墙；形成沿第二方向延伸的第一分割层，与掩膜侧墙沿第一方向的侧壁相接触；形成沿第二方向与核心层间隔排列的牺牲层，覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向牺牲层凸出于第一分割层的两侧且覆盖第一分割层的部分侧壁；在牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；去除牺牲层形成第一凹槽，沿第一方向第一凹槽被第一分割层分割；去除核心层形成第二凹槽；以掩膜侧墙、第一分割层和平坦层为掩膜，图形化第一凹槽和第二凹槽下方的目标层，形成目标图形。本发明专利技术实施例有利于提高目标图形的图形精度和图形质量。度和图形质量。度和图形质量。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸) 也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0004]目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高目标图形的图形精度和图形质量。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成沿第一方向延伸的核心层，与所述第一方向相垂直的方向为第二方向；在所述核心层的侧壁上形成掩膜侧墙；形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；形成沿第一方向延伸、且沿第二方向与所述核心层间隔排列的牺牲层，所述牺牲层覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；在所述牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；去除所述牺牲层，在所述平坦层中形成第一凹槽，沿第一方向所述第一凹槽被所述第一分割层分割；去除所述核心层，在所述平坦层中形成第二凹槽；以所述掩膜侧墙、第一分割层和平坦层为掩膜，图形化所述第一凹槽和第二凹槽下方的目标层，形成目标图形。
[0007]相应的，本专利技术实施例还提供一种半导体结构，包括：基底，包括用于形成目标图形的目标层；核心层，位于所述基底上且沿第一方向延伸，与所述第一方向相垂直的方向为第二方向；掩膜侧墙，位于所述核心层的侧壁上；第一分割层，沿第二方向延伸，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；牺牲层，沿第一方向延伸、且沿第二方向与所述核心层间隔排列，所述牺牲层覆盖所述掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；平坦层，位于所述基底上且覆盖所述牺牲层、核心层、掩膜侧墙以及所述第一分割层的侧壁，所述平坦层露出所述牺牲层和核心层的顶面。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构的形成方法中，在形成所述核心层和掩膜侧墙之
后，先形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触，再形成牺牲层，沿第一方向所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁，从而使得位于所述第一分割层两侧的牺牲层被所述第一分割层分割，在去除所述牺牲层形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层分割，从而有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head ToHead，HTH)的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度；而且，本专利技术实施例先形成第一分割层，再形成牺牲层，第一分割层相应定义第一凹槽的切割尺寸和位置，与直接通过刻蚀工艺实现第一凹槽的分割相比，本专利技术实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
[0010]此外，本专利技术实施例先形成核心层，再在核心层的侧壁上形成掩膜侧墙，掩膜侧墙为外侧墙(Outer Spacer)；在去除核心层形成第二凹槽之后，沿第一方向相邻的第二凹槽之间的距离由核心层定义，与先形成凹槽、再在凹槽的侧壁上形成内侧墙相比，本专利技术实施例中，沿第一方向相邻第二凹槽之间的距离不是相邻核心层之间的距离与两倍内侧墙厚度之和，有利于使沿第一方向相邻的第二凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，还有利于节约工艺成本。
附图说明
[0011]图1至图46是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0012]由
技术介绍
可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前后段制程中，金属互连线的图形化工艺的难度大，工艺窗口小。
[0013]例如：当互连图案的图形较为复杂时，光刻工艺所需要的光罩(Mask)的数量较多，不仅导致工艺成本过高，而且光罩的图案复杂，光罩的光学邻近修正处理也具有较高的难度，导致形成的互连线的图形精度和图形质量较差，甚至还易导致互连线在不需要连接的位置处发生短接(Bridge)的问题。
[0014]一种方法利用伪互连线(Dummy lines)，以增大光刻工艺的窗口、降低掩膜图案复杂度。在器件工作时，这些伪互连线处于浮接状态，也就是说，这些互连线不与外部电路或其他互连结构电连接。但是，这些浮接的伪互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。
[0015]为了解决所述技术问题，本专利技术实施例提供的半导体结构的形成方法中，在形成所述核心层和掩膜侧墙之后，先形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触，再形成牺牲层，沿第一方向所述牺牲层凸出于所述
第一分割层的两侧且覆盖所述第一分割层的部分侧壁，从而使得位于所述第一分割层两侧的牺牲层被所述第一分割层分割，在去除所述牺牲层形成第一凹槽后，沿第一方向所述第一凹槽相应被所述第一分割层分割，从而有利于使得沿第一方向相邻的第一凹槽之间能够实现更小的距离，在图形化第一凹槽和第二凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头的位置处也能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度；而且，本专利技术实施例先形成第一分割层，再形成牺牲层，第一分割层相应定义第一凹槽的切割尺寸和位置，与直接通过刻蚀工艺实现第一凹槽的分割相比，本专利技术实施例有利于降低对第一凹槽进行分割的难度、增大切割第一凹槽的工艺窗口，还能够通过调整第一分割层的尺寸的方式，对第一凹槽在头对头位置处的尺寸进行精确控制，进而有利于提高目标图形的图形精度和图形质量。
[0016]为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图46是本专利技术半导体结构的形成方法一实施例中各步骤对应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成沿第一方向延伸的核心层，与所述第一方向相垂直的方向为第二方向；在所述核心层的侧壁上形成掩膜侧墙；形成沿第二方向延伸的第一分割层，所述第一分割层与所述掩膜侧墙沿第一方向的侧壁相接触；形成沿第一方向延伸、且沿第二方向与所述核心层间隔排列的牺牲层，所述牺牲层覆盖掩膜侧墙沿第一方向的侧壁，沿第一方向，所述牺牲层凸出于所述第一分割层的两侧且覆盖所述第一分割层的部分侧壁；在所述牺牲层、核心层、掩膜侧墙和第一分割层露出的基底上形成平坦层；去除所述牺牲层，在所述平坦层中形成第一凹槽，沿第一方向所述第一凹槽被所述第一分割层分割；去除所述核心层，在所述平坦层中形成第二凹槽；以所述掩膜侧墙、第一分割层和平坦层为掩膜，图形化所述第一凹槽和第二凹槽下方的目标层，形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤包括：在所述核心层和掩膜侧墙露出的基底上形成支撑层；在所述支撑层中形成沿第二方向延伸的切割开口，所述切割开口暴露出所述掩膜侧墙沿第一方向的部分侧壁和部分的基底；在所述切割开口中形成所述第一分割层；去除所述支撑层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的工艺包括旋涂工艺、原子层沉积工艺和化学气相沉积工艺中的一种或多种。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述核心层后，形成所述掩膜侧墙之前，所述半导体结构的形成方法还包括：形成沿第二方向贯穿所述核心层的切割槽；沿第一方向所述核心层被所述切割槽分割；形成所述掩膜侧墙的步骤中，所述掩膜侧墙填充于所述切割槽，位于所述切割槽中的掩膜侧墙用于作为第二分割层；去除所述核心层后，沿第一方向所述第二凹槽被所述第二分割层分割。5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述核心层后，形成所述掩膜侧墙之前，所述半导体结构的形成方法还包括：对部分的所述核心层进行离子掺杂，适于提高所述核心层的耐刻蚀度，掺杂有离子的核心层用于作为第二分割层；沿第一方向所述核心层被所述第二分割层分割。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一分割层的步骤中，沿第二方向，所述第一分割层还延伸覆盖所述掩膜侧墙和核心层的部分顶部。7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层还覆盖所述第一分割层的部分顶部；形成所述平坦层的步骤包括：在所述基底上形成覆盖所述核心层、掩膜侧墙、牺牲层以
及第一分割层的平坦材料层；回刻蚀所述平坦材料层，暴露出所述牺牲层；刻蚀所述牺牲层露出的部分厚度平坦材料层和第一分割层，暴露出所述核心层的顶面，剩余的平坦材料层用于作为所述平坦层。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述平坦层的材料与所述第一分割层的材料相同。9.如权利要求1所述...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：