一种多通道DAC输出信号同步方法及系统技术方案

本发明专利技术公开了一种多通道DAC输出信号同步方法及系统，涉及数模转换领域，该方法包括：将待同步的两个DAC通道中作为同步信号源的正交正弦信号转换为模拟正交正弦信号；将所述两个DAC通道的模拟正交正弦信号进行乘法运算；将乘法运算后输出的信号进行过滤以检测输出的直流电压；控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步。本发明专利技术在不依赖于DAC芯片提供同步功能的前提下，可以实现DAC的相位级同步。同步。同步。

【技术实现步骤摘要】
一种多通道DAC输出信号同步方法及系统


[0001]本专利技术涉及数模转换领域，具体涉及一种多通道DAC输出信号同步方法及系统。

技术介绍

[0002]随着现代无线通信技术和光纤通信技术的发展，通信速率提升越来越快，数字通信技术已经取代模拟通信技术，成为现今的主流技术。在数字通信技术中，数字相干通信具有灵敏度高的优点，在追求灵敏度以及数据率的场景下，DAC(Digital to Analog Converter，数模转换器)作为发送端的核心部件，其采样率也随着通信速率的提高而不断增加。
[0003]在数字相干通信场景中，正交模拟信号之间需要较为严格的相位同步关系，因此需要对DAC的输出信号进行同步。对于高采样率DAC，信号转换和传输路径中的元器件特性差异以及传输线的路径差异，会严重影响到信号相互之间的相位关系。因此，在高采样率的情况下精确实现DAC输出信号同步的方案成为相干通信方案中的重要一环。
[0004]目前现有的DAC同步技术依赖于DAC芯片在设计之初预留的芯片间同步功能，大多只能达到样点级同步，在需要相位级同步的场景下，其同步精度不足。较多的高采样率DAC自身并不提供芯片间同步功能。并且，高采样率DAC芯片的同步容易受到物理上的传输路径差异、元器件个体差异的影响，单靠传输线等长等开环方案不易达到相位级同步。

技术实现思路

[0005]针对现有技术中存在的缺陷，本专利技术第一方面提供一种多通道DAC输出信号同步方法，其在不依赖于DAC芯片提供同步功能的前提下，可以实现DAC的相位级同步。
[0006]为达到以上目的，本专利技术采取的技术方案是：
[0007]一种多通道DAC输出信号同步方法，该方法包括以下步骤：
[0008]将待同步的两个DAC通道中作为同步信号源的正交正弦信号转换为模拟正交正弦信号；
[0009]将所述两个DAC通道的模拟正交正弦信号进行乘法运算；
[0010]将乘法运算后输出的信号进行过滤以检测输出的直流电压；
[0011]控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步。
[0012]一些实施例中，所述控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步，包括：
[0013]以一个DAC通道为参考通道，将所述参考通道的相位延迟值设置在预设位置；
[0014]实时调节另一DAC通道的相位延迟值，在记录的直流电压值中确定最小直流电压值对应的相位延迟值；
[0015]控制所述参考通道的相位延迟值保持在预设位置，并使另一DAC通道相位延迟值保持在最小直流电压值对应的相位延迟值，以使所述两个DAC通道的相位同步。
[0016]一些实施例中，所述实时调节另一DAC通道的相位延迟值，在记录的直流电压值中确定最小直流电压值对应的相位延迟值，包括：
[0017]通过可调延迟线以最小可调步进在延迟调节范围内对另一DAC通道的延迟值进行扫描；
[0018]记录采集到的直流电压，并查找出最小直流电压值；
[0019]根据最小直流电压值获取对应的相位延迟值。
[0020]一些实施例中，所述参考通道的可调延迟线的相位延迟值设置在延迟调节范围的中值。
[0021]一些实施例中，所述将乘法运算后输出的信号进行过滤以检测输出的直流电压，包括：
[0022]采用低通滤波器滤除乘法运算后输出的信号中的二倍频信号；
[0023]利用模拟数字转换器ADC采集低通滤波器输出的直流电压。
[0024]本专利技术第二方面提供一种多通道DAC输出信号同步系统，其在不依赖于DAC芯片提供同步功能的前提下，可以实现DAC的相位级同步。
[0025]为达到以上目的，本专利技术采取的技术方案是：
[0026]一种多通道DAC输出信号同步系统，包括：
[0027]数字逻辑电路，其包括正交正弦波发生器和同步算法模块，所述正交正弦波发生器用于生成作为同步信号源的正交正弦信号；
[0028]数模转换单元，其包括第一数模转换器和第二数模转换器，所述第一数模转换器和第二数模转换器用于将待同步的两个DAC通道中的正交正弦信号转换为模拟正交正弦信号；
[0029]模拟乘法器，其用于将所述两个DAC通道的模拟正交正弦信号进行乘法运算；
[0030]采集单元，其用于将乘法运算后输出的信号进行过滤以检测输出的直流电压；
[0031]延迟调节单元，其与所述同步算法模块相连，所述同步算法模块通过调节所述延迟调节单元以控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步。
[0032]一些实施例中，所述延迟调节单元包括第一可调延时线和第二可调延时线，以一个DAC通道为参考通道，所述同步算法模块通过所述第一可调延时线控制所述参考通道的相位延迟值保持在预设位置，并通过所述第二可调延时线使另一DAC通道相位延迟值保持在最小直流电压值对应的相位延迟值，以使所述两个DAC通道的相位同步。
[0033]一些实施例中，所述同步算法模块控制所述第二可调延时线以最小可调步进在延迟调节范围内对另一DAC通道的延迟值进行扫描。
[0034]一些实施例中，所述同步算法模块控制所述第一可调延时线控制所述参考通道的相位延迟值保持在延迟调节范围的中值。
[0035]一些实施例中，所述采集单元包括：
[0036]低通滤波器，其用于滤除乘法运算后输出的信号中的二倍频信号；
[0037]模拟数字转换器ADC，其用于采集所述低通滤波器输出的直流电压。
[0038]与现有技术相比，本专利技术的优点在于：
[0039]本专利技术中的多通道DAC输出信号同步方法，使用正交正弦信号作为同步信号源，利
用正交正弦波的互相关统计特性，采用模拟乘法器对两个通道之间的模拟正交正弦信号进行乘法运算，乘法器输出信号经过低通滤波器后，滤除掉二倍频信号，通过检测低通滤波器输出的直流电压，可以对DAC信号相位是否同步进行判断，由于可以使用低速的通用ADC进行电压采集和测量，从而节省了系统成本，而且整个过程不依赖于DAC芯片提供同步功能，采用闭环测量控制措施，从相位同步的角度出发，解决DAC输出信号的同步精度问题。
附图说明
[0040]图1为本专利技术实施例中多通道DAC输出信号同步方法的流程图；
[0041]图2为图1中步骤S4的流程图；
[0042]图3为本专利技术实施例中多通道DAC输出信号同步系统的结构框图。
具体实施方式
[0043]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0044]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道DAC输出信号同步方法，其特征在于，该方法包括以下步骤：将待同步的两个DAC通道中作为同步信号源的正交正弦信号转换为模拟正交正弦信号；将所述两个DAC通道的模拟正交正弦信号进行乘法运算；将乘法运算后输出的信号进行过滤以检测输出的直流电压；控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步。2.如权利要求1所述的一种多通道DAC输出信号同步方法，其特征在于，所述控制所述两个DAC通道的相位延迟，直至输出的直流电压达到预设值，以使所述两个DAC通道的相位同步，包括：以一个DAC通道为参考通道，将所述参考通道的相位延迟值设置在预设位置；实时调节另一DAC通道的相位延迟值，在记录的直流电压值中确定最小直流电压值对应的相位延迟值；控制所述参考通道的相位延迟值保持在预设位置，并使另一DAC通道相位延迟值保持在最小直流电压值对应的相位延迟值，以使所述两个DAC通道的相位同步。3.如权利要求2所述的一种多通道DAC输出信号同步方法，其特征在于：所述实时调节另一DAC通道的相位延迟值，在记录的直流电压值中确定最小直流电压值对应的相位延迟值，包括：通过可调延迟线以最小可调步进在延迟调节范围内对另一DAC通道的延迟值进行扫描；记录采集到的直流电压，并查找出最小直流电压值；根据最小直流电压值获取对应的相位延迟值。4.如权利要求2所述的一种多通道DAC输出信号同步方法，其特征在于，所述参考通道的可调延迟线的相位延迟值设置在延迟调节范围的中值。5.如权利要求1所述的一种多通道DAC输出信号同步方法，其特征在于，所述将乘法运算后输出的信号进行过滤以检测输出的直流电压，包括：采用低通滤波器滤除乘法运算后输出的信号中的二倍频信号；利用模拟数字转换器ADC采集低通滤波器输出的直流电压。6.一种多...

【专利技术属性】
技术研发人员：王元祥，
申请(专利权)人：武汉名扬科技有限公司，
类型：发明
国别省市：