一种16位串行输入低功耗数模转换器制造技术

本实用新型专利技术涉及一种16位串行输入低功耗数模转换器，包括24位串转并模块、逻辑控制模块、数据缓存模块、寄存器模块、数据转换模块、运放模块，所述的数模转换器输入输出端设有八个引脚，所述的数模转换器采用串行数据的输入方式，其中Din串行输入信号输出给24位串转并模块，所述的24位串行转并行模块内包括移位寄存器、计数器和数字逻辑门，所述的数模转换模块内的核心包括数字译码模块，所述的数字译码模块用于对二进制的数据进行译码，翻译成唯一对应的模拟量。本新型的数模转换器具有低功耗模式和灵活的串行输入接口，每个片上可以实现2.7V

【技术实现步骤摘要】
一种16位串行输入低功耗数模转换器


[0001]本技术涉及电子电路
，特别涉及一种16位串行输入低功耗数模转换器。

技术介绍

[0002]随着科技的高速发展，集成电路遵循摩尔定律朝着低功耗、小尺寸的方向发展，数模转换器是其中极为重要的一类。数模转换器广泛应用于电脑、手机、耳机等诸多场所，实现数字信号到模拟信号的转换，在各个领域和系统中扮演着至关重要的一环。
[0003]分辨率是数模转换器的关键参数之一，分辨率越高，转换器实现的精度便越高，更适用于需要高精度运算的芯片，实现更强劲的功能。如图1所示，传统数模转换器一般采用电阻串联分压作为输入，将基准电压均分，通过输入不同的数字信号选择相应电阻上的电压值，经过运放作为缓冲实现模拟电压输出。为了获得高分辨率需要很多电阻，而在实际中过多的电阻会带来匹配性的问题，匹配度稍微差一点，便会造成分辨率精度的下降。因此这种类型的数模转换器通常将分辨率限制在6
‑
8位之间，难以应用于高精度领域。

技术实现思路

[0004]为此，本技术所要解决的技术问题在于克服便携式电源系统、闭环伺服控制系统、数据采集系统和笔记本电脑中的电阻串类型DAC精度不高的问题，从而提供一种16位串行输入低功耗数模转换器。
[0005]为解决上述技术问题，本技术提供的一种16位串行输入低功耗数模转换器，包括24位串转并模块、逻辑控制模块、数据缓存模块、寄存器模块、数据转换模块、运放模块，所述的数模转换器输入输出端设有八个引脚，分别为VDD供电电源、VREF基准输入电压、VOUTA输出通道A、VOUTB输出通道B、SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号、GND接地，所述的数模转换器采用串行数据的输入方式，其中Din串行输入信号输出给24位串转并模块（即24位寄存器），所述的24位串行转并行模块内包括移位寄存器、计数器和数字逻辑门，所述的24位串行转并行模块的输入端口连接有三个引脚，分别为SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号，所述的24位串行转并行模块的输出端口分别连接有逻辑控制模块、数据缓存模块，且所述的逻辑控制模块中通道选择端连接所述的数据缓存模块，所述的数据转换模块内的核心包括数字译码模块，所述的数字译码模块用于对二进制的数据进行译码，翻译成唯一对应的模拟量，且数据转换模块包括高4位、中6位和低6位译码电路，所述的数据转换模块一端接收VREF基准输入电压的引脚电压信息。
[0006]在本技术的一个实施例中，所述的移位寄存器内部同时包含一个计数器，每次计数满24位后，就会通过数字逻辑门中的逻辑电路输出控制信号，控制其他内部数字模块的工作，进而实现数据译码和数据的转换过程。
[0007]在本技术的一个实施例中，所述的Din串行输入信号输入D0到D23总共24个数据为一组的串行数据，其中D0
‑
D15为输入的16位数字位，D16
‑
D23为8位的控制位。
[0008]在本技术的一个实施例中，所述的Din串行输入信号中D0
‑
D15，即输入16位数据位又可以分为高4位、中6位和低6位共三组数据，高中低三组数据通过寄存器模块后传送到数据转换模块中的电阻阵列当中，按照数据译码打开电阻阵列的开关，在基准电压作用下得到与数据码相对应的模拟电压。
[0009]在本技术的一个实施例中，所述的数据转换模块中的高4位、中6位和低6位译码电路将VREF/2的电压分成了16
×
64
×
64=65536份，实现了模拟量的译码。
[0010]在本技术的一个实施例中，所述的运放模块为三级运放，运放第一级为折叠式共源共栅放大级，运放第二级为带电阻R1负反馈的共源级单级运放，第三级为轨到轨的输出级。
[0011]在本技术的一个实施例中，所述的运放模块是一个两倍增益的闭环应用的运放，整个电路通过把16位的二进制数据译码后，再由运放输出对应的模拟电压量。
[0012]本技术与现有技术相比的优点在于：本新型的数模转换器具有低功耗模式和灵活的串行输入接口。每个片上可以实现2.7V
‑
5.5V电源范围内的轨到轨输出，同时需要外部基准电压用来设置数模转换器的输出范围。正常工作时功耗极低，可以用于低功耗领域，5V工作时典型功耗仅为2.5mW，下电模式功耗为1uW。
附图说明
[0013]为了使本技术的内容更容易被清楚的理解，下面根据本技术的具体实施例并结合附图，对本技术作进一步详细的说明。
[0014]图1是一种16位串行输入低功耗数模转换器使用状态下的电路示意图。
[0015]图2是一种16位串行输入低功耗数模转换器的整体电路框图。
[0016]图3是一种16位串行输入低功耗数模转换器的输出运放示意图。
具体实施方式
[0017]如图2所示，本实施例提供一种16位串行输入低功耗数模转换器，包括24位串转并模块、逻辑控制模块、数据缓存模块、寄存器模块、数据转换模块、运放模块，所述的数模转换器输入输出端设有八个引脚，分别为VDD供电电源、VREF基准输入电压、VOUTA输出通道A、VOUTB输出通道B、SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号、GND接地，所述的数模转换器采用串行数据的输入方式，其中Din串行输入信号输出给24位串转并模块（即24位寄存器），所述的24位串行转并行模块内包括移位寄存器、计数器和数字逻辑门，所述的24位串行转并行模块的输入端口连接有三个引脚，分别为SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号，所述的24位串行转并行模块的输出端口分别连接有逻辑控制模块、数据缓存模块，且所述的逻辑控制模块中通道选择端连接所述的数据缓存模块，所述的数据转换模块内的核心包括数字译码模块，所述的数字译码模块用于对二进制的数据进行译码，翻译成唯一对应的模拟量，且数据转换模块包括高4位、中6位和低6位译码电路，所述的数据转换模块一端接收VREF基准输入电压的引脚电压信息。
[0018]进一步地，SYNC使能端输入为电平触发输入，低电平有效，用于控制Din数据的写入，当SYNC输入为高电平时，串转并模块处于中断保持状态，内部寄存器不允许数据写入，仅保持上一个写入的数据。当SYNC从高电平跳变至低电平时，写入功能开启，Din的24位串
行数据进入串行转并行模块。SCLK为时钟输入端，最高可以支持30MHz的时钟输入频率，每个时钟周期下降沿有效，支持数据写入，高电平时禁止数据写入。Din为24位串行数据输入端口，整体寄存器内部同时包含一个计数器，每次计数满24位（一个计数周期）后，就会通过逻辑电路输出控制信号，控制其他内部数字模块的工作，进而实现数据译码和数据的转换过程。
[0019]进一步地，16位串行输入低功耗数模转换器电路内部的寄存器采用异步清零模式，清零端口为低电平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种16位串行输入低功耗数模转换器，包括24位串转并模块、逻辑控制模块、数据缓存模块、寄存器模块、数据转换模块、运放模块，其特征在于：所述的数模转换器输入输出端设有八个引脚，分别为VDD供电电源、VREF基准输入电压、VOUTA输出通道A、VOUTB输出通道B、SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号、GND接地，所述的数模转换器采用串行数据的输入方式，其中Din串行输入信号输出给24位串转并模块，所述的24位串行转并行模块内包括移位寄存器、计数器和数字逻辑门，所述的24位串行转并行模块的输入端口连接有三个引脚，分别为SYNC使能端输入、SCLK时钟输入信号、Din串行输入信号，所述的24位串行转并行模块的输出端口分别连接有逻辑控制模块、数据缓存模块，且所述的逻辑控制模块中通道选择端连接所述的数据缓存模块，所述的数据转换模块内的核心包括数字译码模块，所述的数字译码模块用于对二进制的数据进行译码，翻译成唯一对应的模拟量，且数据转换模块包括高4位、中6位和低6位译码电路，所述的数据转换模块一端接收VREF基准输入电压的引脚电压信息。2.根据权利要求1所述的一种16位串行输入低功耗数模转换器，其特征在于：所述的移位寄存器内部同时包含一个计数器，每次计数满24位后，就会通过数字逻辑门中的逻辑电路输出控制信号，控制其他内部数字模块的工作，进而实现数据译码和数据的转换过程。3.根据权利要求1所述的一种16位串行...

【专利技术属性】
技术研发人员：施建磊，丁宁，孔祥艺，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：新型
国别省市：