一种芯片内部信号的处理方法及芯片技术

本申请实施例提供了一种芯片内部信号的处理方法及芯片，芯片包括：对接模块、多级功能模块、每级功能模块连接的数据选择器和总线接口；多级功能模块中初级功能模块连接的数据选择器收集初级功能模块的信号和预置信号；除初级功能模块外的每级功能模块连接的数据选择器收集该级功能模块的信号，并收集与上一级功能模块连接的数据选择器的输出信号；多级功能模块中末级功能模块连接的数据选择器的输出信号为对接模块的输入信号；对接模块接收末级功能模块输出的信号，并通过总线接口输出所接收的信号。应用本申请实施例提供的技术方案，能实现对芯片内部的高速信号进行观测，同时降低芯片布局布线的要求，降低芯片成本。降低芯片成本。降低芯片成本。

【技术实现步骤摘要】
一种芯片内部信号的处理方法及芯片


[0001]本专利技术涉及芯片
，特别是涉及一种芯片内部信号的处理方法及芯片。

技术介绍

[0002]在芯片投入使用之前，芯片外部需要对芯片的内部信号进行观测，以定位芯片的问题，对芯片进行功能调试，保证芯片符合设计目标。但是在芯片回片后，没有办法利用仿真软件直接观测芯片的内部信号。
[0003]目前，为实现对芯片内部信号的观测，在芯片内设置数据选择器（MUX，Multiplexer），使用MUX对芯片的内部信号进行多级选择，再通过数字管脚（如数字PAD）将芯片的内部信号送到芯片边界的示波器或逻辑分析仪，示波器或逻辑分析仪展示接收的内部信号，以供芯片外部通过示波器或逻辑分析仪进信号观测。
[0004]由于芯片集成度越来越高，芯片内部信号的传输速率也越来越块，数字管脚对高速信号的传输有所限制，无法满足对高速信号的观测要求，并且芯片内部MUX采用级联结构，随着芯片集成度越来越高，芯片内部设置的MUX数量增多，这造成芯片顶层的走线越来越多，增大了芯片的面积，同时对芯片的布局布线也带来了很高的要求，增加芯片成本。

技术实现思路

[0005]本申请实施例的目的在于提供一种芯片内部信号的处理方法及芯片，以实现对芯片内部高速信号的观测，同时降低芯片布局布线的要求，降低芯片成本。具体技术方案如下：为实现上述目的，本申请实施例提供了一种芯片，所述芯片包括：对接模块、多级功能模块、每级功能模块连接的数据选择器和总线接口；所述多级功能模块中初级功能模块连接的数据选择器，用于收集所述初级功能模块的信号和预置信号；除所述初级功能模块外的每级功能模块连接的数据选择器，用于收集该级功能模块的信号，并收集与上一级功能模块所连接的数据选择器的输出信号；所述多级功能模块中末级功能模块连接的数据选择器的输出信号为所述对接模块的输入信号；所述对接模块，用于接收所述末级功能模块输出的信号，并通过所述总线接口输出所接收的信号。
[0006]可选的，所述芯片还包括每个数据选择器连接的配置模块，多个所述数据选择器连接的配置模块和所述对接模块串联；所述对接模块，还用于将配置指令发送至每个数据选择器连接的配置模块，所述配置指令包括配置标识和配置信息；每个数据选择器连接的配置模块，用于若检测到所述配置指令包括的配置标识为该数据选择器连接的配置模块的配置标识，则按照所述配置指令包括的配置信息配置该数
据选择器。
[0007]可选的，所述对接模块，具体用于压缩所接收的信号，得到第一压缩信号，所述第一压缩信号所需的数据带宽小于等于所述总线接口的数据带宽；将所述第一压缩信号发送至所述总线接口；所述总线接口，具体用于将所述第一压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第一压缩信号，得到所述对接模块接收的信号。
[0008]可选的，所述总线接口，具体用于压缩所述第一压缩信号，得到第二压缩信号，所述第二压缩信号所需的数据带宽小于等于所述信号展示设备的数据带宽；将所述第二压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第二压缩信号，得到所述对接模块接收的信号。
[0009]可选的，所述总线接口为高速串行计算机扩展总线标准PCIE接口。
[0010]为实现上述目的，本申请实施例还提供了一种芯片内部信号的处理方法，所述芯片包括：对接模块、多级功能模块、每级功能模块连接的数据选择器和总线接口；所述多级功能模块中初级功能模块连接的数据选择器收集所述初级功能模块的信号和预置信号；除所述初级功能模块外的每级功能模块连接的数据选择器收集该级功能模块的信号，并收集与上一级功能模块所连接的数据选择器的输出信号；所述多级功能模块中末级功能模块连接的数据选择器的输出信号为所述对接模块的输入信号；所述对接模块接收所述末级功能模块输出的信号，并通过所述总线接口输出所接收的信号。
[0011]可选的，所述芯片还包括每个数据选择器连接的配置模块，多个所述数据选择器连接的配置模块和所述对接模块串联；所述对接模块将配置指令发送至每个数据选择器连接的配置模块，所述配置指令包括配置标识和配置信息；每个数据选择器连接的配置模块若检测到所述配置指令包括的配置标识为该数据选择器连接的配置模块的配置标识，则按照所述配置指令包括的配置信息配置该数据选择器。
[0012]可选的，所述对接模块通过所述总线接口输出所接收的信号的步骤，包括：所述对接模块压缩所接收的信号，得到第一压缩信号，所述第一压缩信号所需的数据带宽小于等于所述总线接口的数据带宽；将所述第一压缩信号发送至所述总线接口；所述总线接口将所述第一压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第一压缩信号，得到所述对接模块接收的信号。
[0013]可选的，所述总线接口将所述第一压缩信号传输至信号展示设备的步骤，包括：所述总线接口压缩所述第一压缩信号，得到第二压缩信号，所述第二压缩信号所需的数据带宽小于等于所述信号展示设备的数据带宽；将所述第二压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第二压缩信号，得到所述对接模块接收的信号。
[0014]可选的，所述总线接口为高速串行计算机扩展总线标准PCIE接口。
[0015]本申请实施例有益效果：本申请实施例提供的技术方案中，芯片的内部信号通过总线接口传输至信号展示设备，相对于数字管脚，总线接口支持更高频率跳变的高速信号，可以满足对更高频率跳变
的高速信号的传输，即实现了对芯片内部高速信号的观测。
[0016]此外，本申请实施例提供的技术方案中，在芯片内部，多级功能模块中初级功能模块连接的MUX收集初级功能模块的信号和预置信号；除初级功能模块外的每级功能模块连接的MUX收集该级功能模块的信号，并收集与上一级功能模块所连接的MUX的输出信号；多级功能模块中末级功能模块连接的MUX的输出信号为对接模块的输入信号，对接模块输出信息至信号展示设备。可见，芯片内部与各个功能模块连接的MUX采用串联结构，相对于级联结构，这大大减少了芯片顶层的走线，降低了芯片布局布线的要求，尤其的，芯片内部设置的MUX数量越多，相对于级联结构，本申请实施例提供的技术方案所减少的芯片顶层的走线的数量越多，进而降低了芯片的面积，降低了芯片成本。
[0017]当然，实施本专利技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
[0018]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
[0019]图1为本申请实施例提供的芯片的第一种结构示意图。
[0020]图2为本申请实施例提供的芯片的第二种结构示意图。
[0021]图3为本申请实施例提供的芯片的第三种结构示意图。
[0022]图4为本申请实施例提供的芯片内部信号处理方法的第一种流程示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括：对接模块、多级功能模块、每级功能模块连接的数据选择器和总线接口；所述多级功能模块中初级功能模块连接的数据选择器，用于收集所述初级功能模块的信号和预置信号；除所述初级功能模块外的每级功能模块连接的数据选择器，用于收集该级功能模块的信号，并收集与上一级功能模块所连接的数据选择器的输出信号；所述多级功能模块中末级功能模块连接的数据选择器的输出信号为所述对接模块的输入信号；所述对接模块，用于接收所述末级功能模块输出的信号，并通过所述总线接口输出所接收的信号。2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括每个数据选择器连接的配置模块，多个所述数据选择器连接的配置模块和所述对接模块串联；所述对接模块，还用于将配置指令发送至每个数据选择器连接的配置模块，所述配置指令包括配置标识和配置信息；每个数据选择器连接的配置模块，用于若检测到所述配置指令包括的配置标识为该数据选择器连接的配置模块的配置标识，则按照所述配置指令包括的配置信息配置该数据选择器。3.根据权利要求1所述的芯片，其特征在于，所述对接模块，具体用于压缩所接收的信号，得到第一压缩信号，所述第一压缩信号所需的数据带宽小于等于所述总线接口的数据带宽；将所述第一压缩信号发送至所述总线接口；所述总线接口，具体用于将所述第一压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第一压缩信号，得到所述对接模块接收的信号。4.根据权利要求3所述的芯片，其特征在于，所述总线接口，具体用于压缩所述第一压缩信号，得到第二压缩信号，所述第二压缩信号所需的数据带宽小于等于所述信号展示设备的数据带宽；将所述第二压缩信号传输至信号展示设备，以使所述信号展示设备解压缩所述第二压缩信号，得到所述对接模块接收的信号。5.根据权利要求1
‑
4任一项所述的芯片，其特征在于，所述总线接口为高速串行计算机扩展总线标准PCIE接口。6.一种芯片内部信号的处理方法，其特征在于，所述芯片...

【专利技术属性】
技术研发人员：王耀强，赵升培，
申请(专利权)人：新华三半导体技术有限公司，
类型：发明
国别省市：