显示屏界面显示加速电路及系统技术方案

本实用新型专利技术公开了一种显示屏界面显示加速电路及系统，该电路包括：显示屏、控制器及存储器；显示屏与控制器相连；控制器与存储器相连；显示屏与控制器之间的节点还与存储器相连；显示屏与存储器之间共用数据总线。该系统包括该加速电路。所述显示屏包括：第一SPI接口，所述控制器包括：第一GPIO接口；所述第一SPI接口的片选引脚CS与所述控制器的第一GPIO接口相连。通过本实用新型专利技术，能够节省掉数据从RAM写入到显示屏的时间，使界面更新速度更快。使界面更新速度更快。使界面更新速度更快。

【技术实现步骤摘要】
显示屏界面显示加速电路及系统


[0001]本技术涉及电路电子
，特别涉及一种显示屏界面显示加速电路及系统。

技术介绍

[0002]随着科技水平的提高，电子显示屏的应用越来越广，其中SPI接口的显示屏占有相当一部分比重。
[0003]现有技术驱动SPI接口屏时，存储界面资源的存储器和显示屏用了两套不相同的通讯总线，当屏幕需要显示存储器中的界面资源时，需要经历两步操作：第一步，通过存储器的数据总线将存储器中的界面资源读入MCU的内部RAM或者外部拓展RAM中，第二步，通过显示屏数据总线将读入MCU的内部RAM或者外部拓展RAM中的数据写入到显示屏。由于需要两步操作，SPI显示屏更新存储器中的画面的速度受到限制，分辨率越高，卡顿现象越明显。

技术实现思路

[0004]本技术针对上述现有技术中存在的问题，提出一种显示屏界面显示加速电路及系统，以解决现有技术中显示屏更新存储器中的画面的速度受限，卡顿现象明显的问题。
[0005]为解决上述技术问题，本技术是通过如下技术方案实现的：
[0006]根据本技术的第一方面，提供一种显示屏界面显示加速电路，其包括：显示屏、控制器以及存储器；其中，所述显示屏与所述控制器相连；所述控制器与所述存储器相连；所述显示屏与所述控制器之间的节点还与所述存储器相连；所述显示屏与所述存储器之间共用数据总线；
[0007]所述显示屏包括：第一SPI接口，所述控制器包括：第一GPIO接口；所述第一SPI接口的片选引脚CS与所述控制器的第一GPIO接口相连。<br/>[0008]较佳地，所述存储器包括：第二SPI接口，所述控制器包括：第三SPI接口；
[0009]所述第一SPI接口的时钟引脚CLK以及所述第二SPI接口的时钟引脚CLK与所述第三SPI接口的时钟引脚CLK公用。
[0010]较佳地，所述第一SPI接口的数据引脚MOSI与所述第三SPI接口的数据引脚MISO相连。
[0011]较佳地，所述第二SPI接口的数据引脚MISO通过电阻串联到所述第三SPI接口的数据引脚MISO。
[0012]较佳地，所述第二SPI接口的数据引脚MOSI与所述第三SPI接口的数据引脚MOSI相连。
[0013]较佳地，所述控制器包括：第二GPIO接口；
[0014]所述第二SPI接口的片选引脚CS与所述第二GPIO接口相连。
[0015]根据本技术的第二方面，还提供一种显示屏界面显示加速系统，其包括上述所述的显示屏界面显示加速电路。
[0016]相较于现有技术，本技术实施例具有以下至少一种优点：
[0017]本技术提供的显示屏界面显示加速电路及系统，通过显示屏与存储器公用数据总线，数据从存储器中被全部读出的同时，数据已经被全部写入了显示屏中，不再需要使用RAM作为缓存，节省掉数据从RAM写入到显示屏的时间，使界面更新速度更快。
[0018]本技术提供的显示屏界面显示加速电路及系统，线路减少，便于减小电路板空间。
[0019]本技术的一可选方案中，控制器只需要一组SPI接口便可实现读/写FLASH、更新显示屏内容，对控制器的要求更低，可降低成本和扩展显示方案的可能性。
附图说明
[0020]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本技术一实施例的显示屏界面显示加速电路的示意图；
[0022]图2为本技术一较佳实施例的显示屏界面显示加速电路的电路图。
[0023]附图标记说明：
[0024]1‑
显示屏，
[0025]2‑
控制器，
[0026]3‑
存储器。
具体实施方式
[0027]下面对本技术的实施例作详细说明，本实施例在以本技术技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本技术的保护范围不限于下述的实施例。
[0028]图1为本技术一实施例的显示屏界面显示加速电路的示意图。
[0029]请参考图1，本实施例中，提供一种显示屏界面显示加速电路，包括：显示屏1、控制器2以及存储器3；其中，显示屏1与控制器2相连；控制器2与存储器3相连；显示屏1与控制器2之间的节点还与存储器3相连。一较佳实施例中，显示屏1包括：第一SPI接口，控制器包括：第一GPIO接口GPIO1。第一SPI接口的片选引脚CS1与控制器的第一GPIO接口GPIO1相连，请参考图2。本实施例中，存储器的数据输出引脚与显示屏的数据输入引脚相连，两者共用数据总线，数据会直接从存储器进入显示屏。本实施例能够节省掉数据从RAM写入到显示屏的时间，使界面更新速度更快。
[0030]图2为本技术一较佳实施例的显示屏界面显示加速电路的电路图。在该较佳实施例中，存储器3包括：第二SPI接口，控制器2包括：第三SPI接口，请参考图2。第一SPI接口SPI1的时钟引脚CLK以及第二SPI接口SPI2的时钟引脚CLK与第三SPI接口SPI3的时钟引脚CLK公用。本实施例线路减少，便于减小电路板空间。
[0031]一较佳实施例中，第一SPI接口的数据引脚MOSI与第三SPI接口的数据引脚MISO相连，请参考图2。
[0032]一较佳实施例中，第二SPI接口的数据引脚MISO通过电阻R串联到第三SPI接口的数据引脚MISO，可以解决控制器单独操作显示屏共用总线带来的电平干扰问题，请参考图2。
[0033]一较佳实施例中，第二SPI接口的数据引脚MOSI与第三SPI接口的数据引脚MOSI相连，请参考图2。
[0034]一较佳实施例中，控制器包括：第二GPIO接口GPIO2；第二SPI接口的片选引脚CS与第二GPIO接口GPIO2相连，请参考图2。控制器读/写存储器时，用硬件SPI寄存器方法操作。当用控制为单独操作显示屏时，用软件模拟SPI方法来进行操作。
[0035]本技术上述实施例中，控制器只需要一组SPI接口便可实现读/写FLASH、更新显示屏内容，对控制器的要求更低，可降低成本和扩展显示方案的可能性。
[0036]在上述实施例基础上，控制器可以采用STM32C8T6控制器。存储器可以采用SPI接口的W25Q64存储器。显示屏可以采用SPI接口的TFT
‑
LCD。当然，这里只是举例说明，在其他实施例中，也可以采用其他型号的控制器、存储器以及显示屏，本技术并不局限于上述型号。
[0037]基于上述实施例中的显示屏界面显示加速电路，当显示屏要显示的是存储在存储器中的界面资源时，包括：
[0038]用控制器的MISO引脚软件模拟成MOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示屏界面显示加速电路，其特征在于，包括：显示屏、控制器以及存储器；其中，所述显示屏与所述控制器相连；所述控制器与所述存储器相连；所述显示屏与所述控制器之间的节点还与所述存储器相连；所述显示屏与所述存储器之间共用数据总线；所述显示屏包括：第一SPI接口，所述控制器包括：第一GPIO接口；所述第一SPI接口的片选引脚CS与所述控制器的第一GPIO接口相连。2.根据权利要求1所述的显示屏界面显示加速电路，其特征在于，所述存储器包括：第二SPI接口，所述控制器包括：第三SPI接口；所述第一SPI接口的时钟引脚CLK以及所述第二SPI接口的时钟引脚CLK与所述第三SPI接口的时钟引脚CLK公用。3.根据权利要求2所述的显示屏界面显示加速电路，其特征在于，所述第一SPI接口的数据引脚MOSI与所述第三SPI接口的数据引脚MISO相连。4.根据权利要求3所述的显示屏界面显示加速电路，其特征在于，所述...

【专利技术属性】
技术研发人员：王鹏宇，周海涛，郑鹏威，
申请(专利权)人：上海冠显光电科技有限公司，
类型：新型
国别省市：