驱动电路、栅极驱动电路及显示面板制造技术

本发明专利技术公开了一种驱动电路、栅极驱动电路及显示面板，该驱动电路包括第一栅极点、上拉电路、隔离开关电路、第二栅极点、第一输出电路、第二输出电路和下拉电路；上拉电路根据输入信号将第一栅极点上拉；隔离开关电路接收到隔离信号以及第二栅极点为低电位时导通，并在第二栅极点为高电位时断开，以将两个栅极点进行隔离；第一输出电路在第一栅极点为高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路在第二栅极点为高电位时，根据第二时钟信号输出第二驱动信号；下拉电路接收到下拉控制信号时，将第一栅极点、第一输出电路和第二输出电路的输出端下拉至低电位；在第一栅极点为高电位时停止下拉。进而使输出信号更稳定。定。定。

【技术实现步骤摘要】
驱动电路、栅极驱动电路及显示面板


[0001]本专利技术涉及显示
，尤其涉及一种驱动电路、栅极驱动电路及显示面板。

技术介绍

[0002]随着科学技术的发展，显示装置越来越普及。用户不仅对显示装置所具备的功能种类和性能要求越来越高，而且对显示装置的外观要求也越来越高，显示装置的轻薄化以及窄边框等条件也越来越多地成为用户选择显示装置的因素。
[0003]在影响液晶面板边框的众多因素中，驱动集成电路占据着重要的作用。目前，在液晶显示面板的制造过程中，通常采用GDL(Gate Driver less、较少的闸极驱动)电路驱动技术，就是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描驱动的方式，从而省掉驱动芯片部分，具有降低成本和实现窄边框的优点。
[0004]一种常见的GDL电路架构是将两级输出电路共用一个栅极点，然而两级输出电路的时钟信号为高写入阶段，会将同一栅极点多次上拉，使得栅极点的电位较高，若长期使用，将会导致器件损坏，进而影响GDL电路的稳定。

技术实现思路

[0005]本专利技术的主要目的在于提供一种驱动电路、栅极驱动电路及显示面板，旨在解决因共用栅极点影响GDL电路稳定的问题。
[0006]为实现上述目的，本专利技术提出一种驱动电路，用于驱动显示面板的像素单元，其中，显示面板的时序控制器输出直流高压电信号，所述驱动电路包括：
[0007]第一栅极点、第二栅极点，以及
[0008]上拉电路；所述上拉电路的受控端用于接收上拉信号，输入端用于接收输入信号，输出端与所述第一栅极点连接；所述上拉电路，用于在接收到所述上拉信号时，根据所述输入信号将所述第一栅极点上拉至高电位；
[0009]隔离开关电路，所述隔离开关电路的受控端用于接收隔离信号，输入端与所述第一栅极点连接，输出端与所述第二栅极点连接；所述隔离开关电路，用于在接收到所述隔离信号以及所述第二栅极点为低电位时导通，并在所述第二栅极点为高电位时断开，以将所述第二栅极点与所述第一栅极点进行隔离；
[0010]第一输出电路，具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述第一输出电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出第一驱动信号；
[0011]第二输出电路，具有与所述第二栅极点连接的受控端，用于接收第二时钟信号的输入端和输出端；所述第二输出电路，用于在所述第二栅极点为高电位时，根据所述第二时钟信号输出第二驱动信号；
[0012]下拉电路，所述下拉电路的第一端分别与所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端连接，第二端连接低电平信号，第一受控端用于接收
下拉控制信号，第二受控端与所述第一栅极点连接；所述下拉电路，用于在接收到所述下拉控制信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。
[0013]可选地，所述输入信号为直流高电压信号，所述隔离信号为直流高电压信号。
[0014]可选地，所述输入信号为所述上拉信号，所述隔离信号为隔离时钟信号。
[0015]可选地，所述隔离开关电路包括隔离开关管；所述隔离开关管的受控端为所述隔离开关电路的受控端，输入端为所述隔离开关电路的输入端，输出端为所述隔离开关电路的输出端。
[0016]可选地，所述上拉电路包括上拉开关管；所述上拉开关管的受控端为所述上拉电路的受控端，输入端为所述上拉电路的输入端，输出端为所述上拉电路的输出端。
[0017]可选地，所述驱动电路还包括级传电路，所述级传电路具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述级传电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出级传信号；
[0018]所述下拉电路的第一端还与所述级传电路的输出端连接；所述下拉电路还用于在接收到所述下拉控制信号时，将所述级传电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。
[0019]可选地，所述驱动电路还包括复位电路，所述复位电路的受控端用于接收复位信号，所述复位电路的输入端与所述第一栅极点连接，所述复位电路的输出端连接低电位；
[0020]所述复位电路，用于在接收到所述复位信号时，使所述第一栅极点的电位复位。
[0021]可选地，所述第一输出电路包括第一开关管和第一电容；所述第一开关管的受控端与所述第一电容的一端连接，所述第一开关管的输出端与所述第一电容的另一端连接；所述第一开关管的输入端为所述第一输出电路的输入端，所述第一开关管的受控端与所述第一电容连接的公共端为所述第一输出电路的受控端，所述第一开关管的输出端与所述第一电容连接的公共端为所述第一输出电路的输出端；
[0022]所述第二输出电路包括第二开关管和第二电容；所述第二开关管的受控端与所述第二电容的一端连接，所述第二开关管的输出端与所述第二电容的另一端连接；所述第二开关管的输入端为所述第二输出电路的输入端，所述第二开关管的受控端与所述第二电容连接的公共端为所述第二输出电路的受控端，所述第二开关管的输出端与所述第二电容连接的公共端为所述第二输出电路的输出端。
[0023]可选地，所述下拉电路包括：
[0024]下拉维持单元，所述下拉维持单元的第一受控端为所述下拉电路的第一受控端，第二受控端为所述下拉电路的第二受控端，低电位端连接低电位，输出端输出下拉信号；所述下拉维持单元，用于根据所述下拉控制信号输出下拉信号；并在所述第一栅极点为高电位时，停止输出下拉信号；
[0025]下拉单元，所述下拉单元的受控端与所述下拉维持单元的输出端连接，第一端为所述下拉电路的第一端，第二端为所述下拉电路的第二端；所述下拉单元，用于在接收到所述下拉信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位。
[0026]可选地，所下拉维持单元包括：第三开关管、第四开关管、第五开关管和第六开关
管；所述第三开关管的受控端和输入端为所述下拉维持单元的第一受控端，所述第三开关管的输出端分别与所述第四开关管的受控端和所述第五开关管的输入端连接，所述第四开关管的输入端与所述第三开关管的输入端连接，所述第四开关管的输出端为所述下拉维持单元的输出端，所述第五开关管的受控端和所述第六开关管的受控端为所述下拉维持单元的第二受控端，所述第五开关管的输出端和所述第六开关管的输出端分别为所述下拉维持单元的低电位端，所述第六开关管的输入端与所述第四开关管的输出端连接；
[0027]所述下拉单元包括第七开关管、第八开关管和第九开关管；所述第七开关管的受控端、所述第八开关管的受控端和所述第九开关管的受控端分别为所述下拉单元的受控端；所述第七开关管的输入端与所述第一栅极点连接，所述第八开关管的输入端与所述第一输出电路的输出端连接，所述第九开关管的输入端与所述第二输出电路的输出端连接；所述第七开关管的输出端、所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，用于驱动显示面板的像素单元，其特征在于，所述驱动电路包括：第一栅极点、第二栅极点，以及上拉电路；所述上拉电路的受控端用于接收上拉信号，输入端用于接收输入信号，输出端与所述第一栅极点连接；所述上拉电路，用于在接收到所述上拉信号时，根据所述输入信号将所述第一栅极点上拉至高电位；隔离开关电路，所述隔离开关电路的受控端用于接收隔离信号，输入端与所述第一栅极点连接，输出端与所述第二栅极点连接；所述隔离开关电路，用于在接收到所述隔离信号以及所述第二栅极点为低电位时导通，并在所述第二栅极点为高电位时断开，以将所述第二栅极点与所述第一栅极点进行隔离；第一输出电路，具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述第一输出电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出第一驱动信号；第二输出电路，具有与所述第二栅极点连接的受控端，用于接收第二时钟信号的输入端和输出端；所述第二输出电路，用于在所述第二栅极点为高电位时，根据所述第二时钟信号输出第二驱动信号；下拉电路，所述下拉电路的第一端分别与所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端连接，第二端连接低电平信号，第一受控端用于接收下拉控制信号，第二受控端与所述第一栅极点连接；所述下拉电路，用于在接收到所述下拉控制信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。2.如权利要求1所述的驱动电路，其特征在于，所述输入信号为直流高电压信号，所述隔离信号为直流高电压信号。3.如权利要求1所述的驱动电路，其特征在于，所述输入信号为所述上拉信号，所述隔离信号为隔离时钟信号。4.如权利要求1～3中任一项所述的驱动电路，其特征在于，所述隔离开关电路包括隔离开关管；所述隔离开关管的受控端为所述隔离开关电路的受控端，输入端为所述隔离开关电路的输入端，输出端为所述隔离开关电路的输出端。5.如权利要求1～3中任一项所述的驱动电路，其特征在于，所述驱动电路还包括级传电路，所述级传电路具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述级传电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出级传信号；所述下拉电路的第一端还与所述级传电路的输出端连接；所述下拉电路还用于在接收到所述下拉控制信号时，将所述级传电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。6.如权利要求1～3中任一项所述的驱动电路，其特征在于，所述驱动电路还包括复位电路，所述复位电路的受控端用于接收复位信号，所述复位电路的输入端与所述第一栅极点连接，所述复位电路的输出端连接低电位；所述复位电路，用于在接收到所述复位信号时，使所述第一栅极点的电位复位。7.如权利要求1～3中任一项所述的驱动电路，其特征在于，
所述第一输出电路包括第一开关管和第一电容；所述第一开关管的受控端与所述第一电容的一端连接，所述第一开关管的输出端与所述第一电容的另一端连接；所述第一开关管的输入端为所述第一输出电路的输入端，所述第一开关管的受控端与所述第一电容连接的公共端为所述第一输出电路的受控端，所述第一开关管的输出端与所述第一电容连接的公共端为所述第一输出电路的输出端；所述第二输出电路包括第二开关管和第二电容；所述第二开关管的受控端与所述第二电容的一端连接，所述第二开关管的输出端与所述第二电容的另一端连接；所述第二开关管的输入端为所述第二输出电路的输入端，所述第二开关管的受控端与所述第二电容连接的公共端为所述第二输出电路的受控端，所述第二开关管的输出端与所述第二电容连接的公共端为所述第二输出电路的输出端。8.如权利要求1～3中任一项所述的驱动电路，其特征在于，所述下拉电路包括：下拉维持单元，所述下拉维持单元的第一受控端为所述下拉电路的第一受控端，第二受控端为所述下拉电路的第二受控端，低电位端连接低电位，输出端输出下拉信号；所述下拉维持单元，用于根据所述下拉控制信号输出下拉信号；并在所述第一栅极点为高电位时，停止输出下拉信号；下拉单元，所述下拉单元的受控端与所述下拉维持单元的输出端连接，第一端为所述下拉电路的第一端，第二端为所述下拉电路的第二端；所述下拉单元，用于在接收到所述下拉信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位。9.如权利要求8所述的驱动电路，其特征在于，所下拉维持单元包括：第三开关管、第四开关管、第五开关管和第六开关管；所述第三开关管的受控端和输入端为所述下拉维持单元的第一受控端，所述第三开关管的输出端分别与所述第四开关管的受控端和所述第五开关管的输入端连接，所述第四开关管的输入端与所述第三开关管的输入端连接，所述第四开关管的输出端为所述下拉维持单元的输出端，所述第五开关管的受控端和所述第六开关管的受控端为所述下拉维持单元的第二受控端，所述第五开关管的输出端和所述第六开关管的输出端分别为所述下拉维持单元的低电位端，所述第六开关管的输入端与所述第四开关管的输出端连接；所述下拉单元包括第七开关管、第八开关管和第九开关管；所述第七开关管的受控端、所述第八开关管的受控端和所述第九开关管的受控端分别为所述下拉单元的受控端；所述第七开关管的输入端与所述第一...

【专利技术属性】
技术研发人员：金秉勋，卢昭阳，田尚益，李荣荣，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：