本申请实施例公开了一种信号复用传输的方法及装置，通过对芯片设计的跨FPGA间的互连线信号进行分析得到每个互连线信号的组合逻辑时延和时钟域信息，根据时钟域信息对互连线信号进行分组，然后在每个分组内确定最大组合逻辑时延从而计算得到每个互连线信号需要补偿的时延，再在分组中根据补偿时延对互连线信号划分小组，为每个小组生成对应的TDM传输模块并配置相应的时分复用比率Ratio参数，以使各小组中的互连线信号经过对应的TDM传输模块后到达边界的时间基本相同，从而对布局布线处理产生很好的时序收敛效果，使布局布线流程耗时变短，整个芯片逻辑电路时序稳定，电路系统时序报告变优，芯片设计系统的运行性能明显提高。高。高。
【技术实现步骤摘要】
一种信号复用传输的方法及装置
[0001]本申请涉及集成电路
，尤其涉及一种信号复用传输的方法及装置。
技术介绍
[0002]芯片在投产之前，通常使用FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）原型验证系统对芯片的设计进行逻辑验证。随着技术的飞速发展，芯片的集成度与复杂度一直在不断提升，当前主流的数字芯片设计规模动辄含有几百万甚至是上亿的逻辑模块，而业界单颗FPGA逻辑规模的增长速度远远不能满足实际中的芯片设计验证需求。
[0003]为了解决芯片规模与单颗FPGA之间的矛盾，可以将多块 FPGA互连组网成一个系统，以加载和验证整个芯片设计。在这种场景下，需要对大型的电路设计进行分割。不过受单颗FPGA 物理IO的数量限制，分割后会导致大量的设计信号在不同的FPGA 中进行复用传输（这里是指时分复用技术，即TDM）。专利技术人在实现本申请方案的过程中发现，对信号复用传输的处理方式会严重影响到设计的运行功能和性能，如果能正确合理的处理则可以大大提升设计流程的性能、效率，进而加速用户前端功能验证的进程，加快集成电路产品的面世。
[0004]专利技术人在实现本申请方案的过程中进一步发现，由于FPGA原型验证系统中信号复用传输技术受到单颗FPGA 物理逻辑资源和IP接口资源以及芯片逻辑电路分割处理过程中产生的复杂信号类型的限制，跨FPGA的待传输信号之间存在不同的逻辑时延。在现有技术中，目前业界大多采用简单异步传输方案，对传输信号不做分类优化处理，以简单混杂的方式接入到TDM IP模块对互连信号进行发送和接收处理。然而由于信号传输时存在的时延参差不齐，导致多FPGA芯片设计流程跑下来耗时较多，布局布线处理出现堵塞，时序报告可能不合规，最终系统运行性能不高。
技术实现思路
[0005]本申请提供一种信号复用传输的方法及装置，以提高FPGA原型验证系统的运行性能。
[0006]根据本申请实施例的第一方面，提供一种信号复用传输的方法，所述方法用于由现场可编程逻辑门阵列FPGA组成的原型验证系统，所述原型验证系统用于验证芯片设计；所述方法包括：获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延和时钟域信息；根据所述时钟域信息对互连线信号进行分组；对每个分组进行如下处理：i）根据当前分组中每个互连线信号的组合逻辑时延确定当前分组的最大组合逻辑时延；ii）根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延；
iii）在当前分组中根据补偿时延对互连线信号划分小组；iv）在当前FPGA中为每个小组生成对应的时分复用TDM传输模块并对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置，以使各小组中的互连线信号经过对应的TDM传输模块后到达当前FPGA边界的时间基本相同。
[0007]可选的，获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延，包括：根据所述芯片设计追溯得到每个互连线信号的路径信息；根据所述路径信息通过枚举路径上的组合逻辑器件得到每个互连线信号的组合逻辑时延。
[0008]可选的，获取当前FPGA与相连FPGA之间的每个互连线信号的时钟域信息，包括：根据所述芯片设计获取互连线信号信息和网表文件；根据所述互连线信号信息和网表文件获得每个互连线信号的时钟域信息。
[0009]可选的，根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延，包括：根据预设策略确定目标时延，其中所述目标时延大于或等于所述最大组合逻辑时延；将所述目标时延与每个互连线信号的组合逻辑时延之差作为每个互连线的补偿时延。
[0010]可选的，对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置，包括如下策略：按照与补偿时延正相关的关系，为每个传输模块配置所述Ratio参数，以使补偿时延大的小组接入Ratio大的TDM传输模块、补偿时延小的小组接入Ratio小的TDM传输模块。
[0011]可选的，在当前分组中根据补偿时延对互连线信号划分小组，包括：将补偿时延相同或相近的互连线信号划分到同一个小组。
[0012]可选的，在当前分组中根据补偿时延对互连线信号划分小组，还包括：获取当前分组中互连线信号的数目与互连线信号总数的比例关系，其中所述互连线信号总数为当前FPGA与相连FPGA之间的互连线信号数目；根据当前FPGA的TDM物理通道总数及所述比例关系，获取当前分组可用的最大TDM物理通道数目N1；在小组数目不超过N1的条件下实施所述对互连线信号划分小组的操作。
[0013]根据本申请实施例的第二方面，提供一种信号复用传输的装置，所述装置用于由现场可编程逻辑门阵列FPGA组成的原型验证系统，所述原型验证系统用于验证芯片设计；所述装置包括：信息获取模块，用于获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延和时钟域信息；分组模块，用于根据所述时钟域信息对互连线信号进行分组；配置模块，用于对每个分组进行如下处理：i）根据当前分组中每个互连线信号的组合逻辑时延确定当前分组的最大组合逻辑时延；ii）根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延；
iii）在当前分组中根据补偿时延对互连线信号划分小组；iv）在当前FPGA中为每个小组生成对应的时分复用TDM传输模块并对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置，以使各小组中的互连线信号经过对应的TDM传输模块后到达当前FPGA边界的时间基本相同。
[0014]可选的，所述信息获取模块在用于获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延时，具体用于：根据所述芯片设计追溯得到每个互连线信号的路径信息；根据所述路径信息通过枚举路径上的组合逻辑器件得到每个互连线信号的组合逻辑时延。
[0015]可选的，所述信息获取模块在用于获取当前FPGA与相连FPGA之间的每个互连线信号的时钟域信息时，具体用于：根据所述芯片设计获取互连线信号信息和网表文件；根据所述互连线信号信息和网表文件获得每个互连线信号的时钟域信息。
[0016]可选的，所述配置模块在用于根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延时，具体用于：根据预设策略确定目标时延，其中所述目标时延大于或等于所述最大组合逻辑时延；将所述目标时延与每个互连线信号的组合逻辑时延之差作为每个互连线的补偿时延。
[0017]可选的，所述配置模块在用于对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置时，具体用于：按照与补偿时延正相关的关系，为每个传输模块配置所述Ratio参数，以使补偿时延大的小组接入Ratio大的TDM传输模块、补偿时延小的小组接入Ratio小的TDM传输模块。
[0018]可选的，所述配置模块在用于在当前分组中根据补偿时延对互连线信号划分小组时，具体用于：将补偿时延相同或相近的互连线信号划分到同一个小组。
[0019]可选的，所述配置模块在用于在当本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种信号复用传输的方法，其特征在于，所述方法用于由现场可编程逻辑门阵列FPGA组成的原型验证系统，所述原型验证系统用于验证芯片设计；所述方法包括：获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延和时钟域信息；根据所述时钟域信息对互连线信号进行分组；对每个分组进行如下处理：i）根据当前分组中每个互连线信号的组合逻辑时延确定当前分组的最大组合逻辑时延；ii）根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延；iii）在当前分组中根据补偿时延对互连线信号划分小组；iv）在当前FPGA中为每个小组生成对应的时分复用TDM传输模块并对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置，以使各小组中的互连线信号经过对应的TDM传输模块后到达当前FPGA边界的时间基本相同。2.根据权利要求1所述的方法，其特征在于，获取当前FPGA与相连FPGA之间的每个互连线信号的组合逻辑时延，包括：根据所述芯片设计追溯得到每个互连线信号的路径信息；根据所述路径信息通过枚举路径上的组合逻辑器件得到每个互连线信号的组合逻辑时延。3.根据权利要求1所述的方法，其特征在于，获取当前FPGA与相连FPGA之间的每个互连线信号的时钟域信息，包括：根据所述芯片设计获取互连线信号信息和网表文件；根据所述互连线信号信息和网表文件获得每个互连线信号的时钟域信息。4.根据权利要求1所述的方法，其特征在于，根据所述最大组合逻辑时延计算当前分组内每个互连线信号的补偿时延，包括：根据预设策略确定目标时延，其中所述目标时延大于或等于所述最大组合逻辑时延；将所述目标时延与每个互连线信号的组合逻辑时延之差作为每个互连线的补偿时延。5.根据权利要求1所述的方法，其特征在于，对每个TDM传输模块的时分复用比率Ratio参数进行相应的配置，包括如下策略：按照与补偿时延正相关的关系，为每个传输模块配置所述Ratio参数，以使补偿时延大的小组接入Ratio大的TDM传输模块、补偿时延小的小组接入Ratio小的TDM传输模块。6.根据权利要求1所述的方法，其特征在于，在当前分组中根据补偿时延对互连线信号划分小组，包括：将补偿时延相同或相近的互连线信号划分到同一个小组。7.根据权利要求6所述的方法，其特征在于，在当前分组中根据补偿时延对互连线信号划分小组，还包括：获取当前分组中互连线信号的数目与互连线信号总数的比例关系，其中所述互连线信号总数为当前FPGA与相连FPGA之间的互连线信号数目；根据当前FPGA的TDM物理通道总数及所述比例关系，获取当前分组可用的最大TDM物理通道数目N1；
在小组数目不超过N1的条件下实施所述对互连线信号划分小组的操作。8.一种信号复用传输的装置，其特征在于，所述装置用于由现场可编程逻辑门阵列FPGA组成的原型验证系统，所述...
【专利技术属性】
技术研发人员：张吉锋，邵中尉，
申请(专利权)人：上海国微思尔芯技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。