一种FPGA布线资源数据压缩办法制造技术

本发明专利技术涉及一种FPGA布线资源数据压缩办法，包括：定义对象、定义数组、通过键值对查找等步骤。本发明专利技术提供的FPGA布线资源数据压缩办法，以Type信息为索引，查找Wire信息；这样可大幅减少内存的占用。内存占用随FPGA规模的增长也会显著变缓。也会显著变缓。

【技术实现步骤摘要】
一种FPGA布线资源数据压缩办法


[0001]本专利技术涉及一种FPGA布线资源数据压缩办法，属于集成电路设计


技术介绍

[0002]现在主流的千万门级FPGA，布线资源规模较大。如xilinx v5系列中95t总共有32568个Tile；每个Tile有几百至几千不等的互联点（Wire Point），整个FPGA中的Tile及PIP组成了一张巨大的图，其中Tile之间都是全连通的。这样就要求相应的布线软件要求能够快速的找到最有路径，同时对布线资源的建模提出了较为严苛的要求。
[0003]在布局布线软件中，如果将FPGA中每个Tile都映射成一个对象实例，会造成较大内存开销。假设一个Wire对象包含string和boolean标记位，估算每个Tile中包含700个Wire、一个string类型的id。在64位操作系统中，string变量大小为32byte，boolean变量大小为1byte。以v5 95t为例，实例化所有Tile所占的内存开销约为700MB；加上布局布线过程的中间变量，软件实际运行的内存开销会超过1GB。对于规模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA布线资源数据压缩办法，其特征在于，包括如下步骤：步骤1：定义对象Tile，其中存放各Tile在FPGA中的坐标、二值位流wireUsage及类型索引TileTypeIndex；步骤2：定义二维数组TileMap，其中的各数组元素与各TILE在FPGA中的坐标一一对应；步骤3：定义数组WireList，标识Tile与通道的互联信息；步骤4：定义数组TileTypeToWireList，存放所有TileType对应的WireList；步骤5：通过键值对TW能够唯一地定位Tile的位置及Wire端点的位置；通过一组键值对TW,能够唯一地确定一根金属互连线；步骤6：对象Tile中的WireUsage长度与WireList长度一致，其初始值全为0；在布线过程中，当Tile的某个Wire被选用，则将WireUsage中对应的二值位置为1；表示当前Wire被占用。2.根据...

【专利技术属性】
技术研发人员：杨珂，白利达，
申请(专利权)人：山东芯慧微电子科技有限公司，
类型：发明
国别省市：